工程应用技术与实现

基于WISHBONE的可兼容存储器控制器设计

陈双燕1,2, 王东辉1, 张铁军1, 侯朝焕1

(1. 中国科学院声学研究所数字系统集成实验室,北京 100080; 2. 中国科学院研究生院,北京 100080) 收稿日期 修回日期 网络版发布日期 2006-9-13 接受日期

摘要 随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的 DDR2 SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDR SDRAM 而成为内存的主流。尽管DDR2的地位正在不断上升,但DDR仍是当前流行的高速存储器。该文通过对这两种存储器的分析比较,基于WISHBONE总线,提出并实现了一种可兼容DDR与 DDR2存储器的控制器。

关键词 <u>DDR SDRAM</u> <u>DDR2 SDRAM</u> <u>WISHBONE</u> <u>控制器</u>

分类号

DOI:

通讯作者:

作者个人主页: 陈双燕1;2;王东辉1;张铁军1;侯朝焕1

扩展功能

本文信息

- ▶ Supporting info
- ▶ <u>PDF</u>(131KB)
- ▶ [HTML全文](OKB)
- ▶参考文献[PDF]
- ▶ 参考文献

服务与反馈

- ▶把本文推荐给朋友
- ▶ 加入我的书架
- ▶加入引用管理器
- ▶引用本文
- ▶ Email Alert
- ▶文章反馈
- ▶浏览反馈信息

相关信息

- ▶ <u>本刊中 包含 "DDR SDRAM"的</u> 相关文章
- ▶本文作者相关文章
- <u>陈双燕1,2,王东辉1,张铁军1,</u> <u>侯朝焕1</u>