

倒装芯片集成电力电子模块

王建冈, 阮新波, 吴伟, 陈军艳, 陈乾宏

(南京航空航天大学, 江苏省南京市 210016)

INTEGRATED POWER ELECTRONICS MODULE USING FLIP CHIP TECHNOLOGY

WANG Jian-gang, RUAN Xin-bo, WU Wei¹ CHEN Jun-yan, CHEN Qian-hong¹

(1.Nanjing University of Aeronautics & Astronautics, Nanjing 210016, Jiangsu Province, China)

ABSTRACT: Flip Chip (FC) technology, which is widely used in IC packaging, is introduced into the fabrication of three-dimensional packaged integrated power electronics module (IPEM) to construct Flip Chip IPEM (FC-IPEM). The structure and fabrication process of FC-IPEM are illustrated in this paper. A FC-IPEM consisting of two MOSFETs and gate driver & protection circuits is fabricated in our lab. To test the electrical performance of the FC-IPEM, a synchronous rectifier Buck converter using FC-IPEM is built. Finally, the results are given.

KEY WORDS: Power electronics; Flip chip Technology; Integrated power electronics module; Ball grid array packaging

摘要: 倒装芯片 (Flip Chip, FC) 技术广泛应用于微电子封装中, 将该技术引入到三维的集成电力电子模块 (Integrated Power Electronics Module, IPEM) 的封装中, 可以构成倒装芯片集成电力电子模块 (FC-IPEM)。该文详细介绍 FC-IPEM 的结构和组装程序。在实验室完成由两只 MOSFET 和驱动、保护等电路构成的半桥 FC-IPEM, 并采用它构成同步整流 Buck 变换器, 对半桥 FC-IPEM 进行电气性能测试, 最后给出测试结果。

关键词: 电力电子; 倒装芯片技术; 集成电力电子模块; 球栅阵列封装

1 引言

目前, 电力电子装置是根据用户的需求而具体设计, 开发周期长, 成本高, 通用性较差。为了实现电力电子系统的高功率密度、高效率、高可靠性以及低成本, “电力电子系统集成”被认为是最有效

的方法^[1-5]。电力电子系统集成是指采用集成系统的方法, 将具有通用性的标准化功能模块像积木一样组合在一起, 方便地构成各种不同的电能变换系统。电力电子系统集成分为 3 个层次: ① 系统, 它是指某一特定的电能变换系统; ② 模块是构成系统的子系统; ③ 开关单元和元件单元, 它们构成模块的基本单元。在电力电子集成系统中, 各分立元器件被已集成好的标准化模块, 即“集成电力电子模块 (Integrated Power Electronics Module, IPEM)”取代。功率器件和驱动、保护、通讯等电路集成在一起, 构成有源 IPEM; 变压器、电感、电容等进行电磁集成, 构成无源 IPEM^[6]。IPEM 应具有通用性, 既能单独使用, 又能灵活机动地组合成大系统。

在电力电子变换器拓扑中, 存在两种标准开关单元, 一种是两只开关管及其反并二极管组成的半桥结构, 另一种是两只开关管及其串联二极管组成的半桥结构。本文选择应用更为广泛的前者以及相应的驱动保护电路等组成的电路结构来说明有源 IPEM 的构建。

有源 IPEM 的封装是电力电子系统集成重要组成部分。目前, 功率器件和功率模块的封装结构大多为平面封装, 采用的是引线键合 (Wire Bonding) 的互连方法, 金属引线通常是铝丝键。采用铝丝键合的连接方法, 存在以下问题^[7]: ① 铝丝载流量有限, 难以实现大容量; ② 细长的铝丝键不可避免地产生较大的连接电阻, 导致高损耗; ③ 高频工作时, 寄生电感会引起 EMI; ④ 器件或模块高的 di/dt 和 dv/dt 开关工作时, 产生强的电磁场, 铝丝键之间存

基金项目: 霍英东教育基金会高等院校青年教师基金项目 (91058)。

在邻近效应,其电流不均衡;⑤ 高频电流在铝丝键中形成的机械应力以及铝丝键、芯片之间的热膨胀系数(Coefficient of Thermal Expansion, CTE)失配引起的热应力,容易造成芯片表面的破裂、铝丝键的断裂以及键合点的脱落;⑥ 采用平面封装结构,芯片的热量只能靠贴着基板的一面散发,散热效果差,不利于提高功率密度。铝丝键严重影响到功率器件和功率模块的性能和设计寿命,因此需要新型的互连方法和封装结构,以实现 IPEM 对封装的以下要求:① 快速散热;② 寄生参数控制到最小;③ 具有高功率密度;④ 适应高低温、高湿度、强振动冲击等恶劣的工作环境。美国电力电子系统中心(Center for Power Electronics System, CPES)提出三维高功率密度封装有源 IPEM 的概念,功率器件采用芯片(Chip),采用高可靠性的互连技术和三维封装结构,完全取消铝丝键合工艺。为了更利于导热、防潮、抗震,采用高导热率的密封材料进行密封处理。模块通过辅助连接装置和其他模块连接。

倒装芯片(Flip Chip, FC)技术是在 1960 年代首先由 IBM 公司设想并开发研制出来的,直到近几年才广泛应用于高速微处理器、汽车电子、便携式通讯设备和其他特定用途集成电路。CPES 将倒装芯片技术应用于三维 IPEM 的构建,并进行 IPEM 的布局 and 电气、热等性能的研究^[8-10]。在国内,相关的研究刚刚起步。

本文将详细介绍三维封装半桥倒装芯片集成电力电子模块(FC-IPEM)的结构和组装程序,并采用半桥 FC-IPEM 构成同步整流 Buck 变换器,对半桥 FC-IPEM 进行电气性能测试,最后给出电气性能测试结果。

2 FC-IPEM 的设计

2.1 电路原理图

半桥 FC-IPEM 的电路图如图 1 所示。 Q_1 和 Q_2 是两只开关管,采用球栅阵列(Ball Grid Array, BGA)封装 MOSFET。HIP2100 是半桥驱动芯片,5 脚、6 脚分别是高侧、低侧控制信号输入端,3 脚、8 脚是高侧、低侧控制信号输出端,分别为 Q_1 、 Q_2 提供驱动信号。半桥 FC-IPEM 有 3 个大电流接线端, P 和 N 分别为输入直流电源的正、负接线端, O 为中间引出接线端。 C_1 是电源母线滤波电容。




图 1 半桥 FC-IPEM 的电路原理图

Fig. 1 Schematic circuit diagram of half bridge FC-IPEM

2.2 BGA 封装 MOSFET

BGA 封装是 1990 年代初出现的新型封装技术,芯片的 I/O 端是呈面阵排列的球形凸点,完全取消了铝丝键和引线框,是封装技术的一个突破。它具有以下优点:① 利用芯片所有面积来获得 I/O 端,极大提高了硅片的利用率;② 芯片面积和 I/O 端数目相同时, BGA 提供较大的焊盘,提高焊接的可靠性;③ 引出端短,芯片和基板的互连路径短,产生的寄生参数小,可获得很高的工作频率和很小的噪声^[11];④ 器件尺寸小,体薄。焊料凸点作为热量导出路径,利于功率密度的提高。另外, BGA 器件适于采用广泛应用于微电子封装的倒装芯片技术和表面组装技术。

目前, BGA 主要应用中、小功率场合。仙童、国际整流器公司先后推出 BGA 功率器件。图 2 所示为仙童公司推出的 BGA MOSFET (FDZ3547N),外形尺寸为 5.5mm×5mm,安装在基板上,高度为 0.8mm,凸点直径 0.4mm。由于其外形尺寸接近于芯片尺寸,比芯片略大,又称其为芯片尺寸封装器件(通常直接简称为芯片)。它的外围球形凸点是 MOSFET 的漏极,中间是 MOSFET 的源极,其中左下角的一个凸点,为栅极。




图 2 BGA 封装 MOSFET

Fig. 2 BGA MOSFET

2.3 倒装芯片技术

一般的封装技术是将芯片的有源区朝上,背对基板进行互连。倒装芯片技术则是将芯片有源区朝下,面对基板,通过互连媒介,实现芯片上的焊盘

和基板上相应焊盘的互连。芯片放置方向与常规封装相反,故称倒装芯片^[12],如图3所示。倒装芯片技术可实现芯片和基板的互连距离最短。

这里主要介绍焊料凸点倒装互连技术,通常又称为可控塌陷芯片连接技术,是常用的倒装芯片技术之一。芯片的有源区通过焊料凸点与基板相连,凸点除起到电气连接、热传导的作用外,同时也在一定程度上作为芯片与基板的机械连接和支撑。




图3 倒装芯片技术

Fig. 3 Flip chip technology

2.4 FC-IPEM 的结构

FC-IPEM 的三维封装结构如图4所示。功率芯片夹在高导热率基板（底层）和双面印刷电路板（Printed Circuit Board, PCB）（顶层）之间。采用倒装芯片技术,芯片的有源区通过焊料凸点实现与PCB底面对应焊盘的连接。芯片的背面焊接到底层基板上。这样,芯片中产生的热量可通过芯片背面的底层基板直接散热,又可通过焊料凸点传输至PCB。为匹配焊点、基板材料和芯片的CTE,在焊料凸点周围,芯片与基板之间的缝隙进行下填充。在PCB和底层基板之间填上热传导包封材料,实现三维散热。最后,采用表面贴装或芯片倒装技术,将驱动、保护等电路器件焊接到PCB的上面。




图4 FC-IPEM结构示意图

Fig. 4 Schematic structure of the FC-IPEM

FC-IPEM 中,采用焊料凸点实现与基板连接,完全取消了铝丝键合工艺,互连间距小,有效减小了寄生参数。三维封装结构,增加了传热路径,更易于散热。器件被包封处理,封装更牢靠。

2.5 FC-IPEM 的材料选择

FC-IPEM 中包含有多种不同特性的材料,涉及到基板、焊接材料、下填充材料、热传导包封材料等。新材料不断涌现为高密度三维封装提高了条件,与此同时,三维封装的需求也促进新材料的发展。

基板是FC-IPEM的基础,作用是提供芯片及元

器件间的有效互连与模块的机械支撑。在选择基板材料时要考虑许多性质:机械性能(机械强度、加工性)、电气性能(绝缘性能等)、热性能(热导率、散热特性等)和其它物理化学性质等。底层基板一般选用绝缘金属基板(Insulated Metal Substrate, IMS)或陶瓷直接覆铜(Direct Bonded Copper, DBC)基板,IMS以铝基板常用。双面PCB的选择有:柔性板和FR4基板。柔性板是用柔性的绝缘基材与兼有机械保护和良好电气绝缘性能的覆盖膜通过压制而成的印刷电路板。柔性印刷电路板耐热性高、尺寸稳定性好,其缺点是价格较高。FR4基板为刚性板,价格低廉。

下填充的主要目的是匹配焊点、基板材料和芯片的CTE,从而减小热应力集中,提高可靠性。此外,下填充还具有对焊点表面的防潮、防尘、抗化学腐蚀的作用。选用下填充材料时:CTE越接近焊点材料的CTE越好;弹性系数和焊点接近;下填充与芯片、基板之间具有良好的粘合性;固化温度必须低于倒装焊接焊点的熔化温度。

为改善热设计,PCB和IMS(或陶瓷DBC基板)之间填上热传导包封材料,要求热传导包封材料导热率高,并具有一定的机械强度。

3 FC-IPEM 的组装

在实验室完成了由两只MOSFET和驱动、保护等电路构成的半桥FC-IPEM。半桥FC-IPEM的主要材料为:①BGA MOSFET(FDZ3547N, 80V/12.5A);②顶层基板:FR4基板,厚0.6mm;③底层基板:铝基板,铝层厚1.6mm,铜膜4OZ(140 μ m),聚酰亚胺绝缘层。

组装前,通过光刻或蚀刻的方法,在FR4基板和铝基板上形成所需的铜布线和焊盘,见图5(a)、5(c)。由于BGA芯片的焊盘的大小和焊料量已确定,焊点的高度随着PCB焊盘直径的增加而降低^[13]。本设计取PCB焊盘和BGA芯片的焊盘直径相等。此时,焊点的可靠性最高^[14]。


半桥FC-IPEM的具体组装程序如下:

(1)在热风返修工作台加热盘上,使用高温焊料(Sn95/Ag5,固态,熔点为221 $^{\circ}$ C)在铝基板上焊接大电流铜接线端,见图5(b)。

(2)在FR4基板对应MOSFET的焊盘位置上,涂覆少量常温焊料(Sn63/Pb37,膏状,熔点为183 $^{\circ}$ C),加热融化后再冷却。在MP-2000微型光学对中系统上,实现功率芯片和焊盘的对中,再通过具

有 7 个加热温区的 Electrovert omniflo7 热风回流焊炉焊接，所有焊接同时完成。回流焊温度参数见表一，传带速度为 0.5 米/分钟，保证了回流焊温度曲线过渡自然，PCB 双面加热，器件受热均匀，从而避免焊接缺陷。

(3) (可选) 清洁倒装焊接后的芯片，将下填充材料填充在焊点周围、芯片与 FR4 基板之间的缝隙。操作时，在芯片的两个周边呈“L”型填充，这个过程在加热盘上进行。到此为止，装置已经很牢固可靠，便于操作，见图 5(d)。



(已安装功率芯片，并进行下填充)

图 5 半桥 FC-IPEM 组装过程

Fig.5 Fabrication process of half bridge FC-IPEM

表 1 回流焊接温度设置

Tab. 1 Reflow temperature setting

温区	1	2	3	4	5	6	7
顶部温度/℃	100	120	130	140	165	235	190
底部温度/℃	100	120	130	140	165	235	190

(4) 使用低温焊料(Sn 43/ Pb 43 /Bi 14, 膏状, 熔点为 163℃), 实现焊有芯片的 FR4 基板和铝基板对焊, 在 FR4 基板和铝基板之间填充热传导封装材料, 见图 5(e)。

(5) 采用表面组装技术或倒装芯片技术, 使用低温焊料 (Sn43/Bi57, 膏状, 熔点为 135℃), 在 FR-4 基板上焊接驱动、保护等电路器件。

组装成功的半桥 FC-IPEM, 底板尺寸为 50×60

mm, 见图 5(f)。

4 FC-IPEM 的电气性能测试

为了对半桥 FC-IPEM 进行电气性能测试, 应用它构成了同步整流的 Buck 变换器, 电路原理图如图 6 所示, 其中, L_f 是输出滤波电感, C_f 是输出滤波电容。PWM 控制器为半桥 FC-IPEM 提供控制信号, 半桥 FC-IPEM 的 P 端和 N 端接输入电压, O 端接滤波电感。实验所用的数据为: 输入电压 $V_{in}=42V$; 输出电压 $V_o=12V$; 输出电流 $I_o=3A$; 工作频率 $f_s=105kHz$ 。

器件和印刷电路板的互连以及线路布线产生的寄生参数影响着模块的电气性能。考虑寄生电感的 FC-IPEM 的电路模型如图 7 所示, $L_1 \sim L_4$ 为线路布线寄生电感, L_{G1} 、 L_{G2} 分别为 Q_1 、 Q_2 的栅极和 PCB 互连产生的寄生电感, L_{S1} 、 L_{S2} 分别为 Q_1 、 Q_2 的源极和 PCB 互连产生的寄生电感, L_C 是 C_1 的串联等效电感, R_1 、 R_2 分别为 Q_1 、 Q_2 的栅极驱动电阻。

同步整流的 Buck 变换器工作时, 由 C_1 、 Q_1 和 Q_2 构成 Q_1 和 Q_2 的换流回路。 Q_1 和 Q_2 换流时, 产生大的 di/dt , 换流回路中存在寄生电感 $L=L_1+L_{S1}+L_2+L_3+L_{S2}+L_4+L_C$, 在开关管上会引起电压尖峰。回路①和回路②是 Q_1 和 Q_2 的栅极驱动电路, 回路中的电感限制了驱动速度, 从而影响器件开关损耗的减小。FC-IPEM 中, BGA 的引出端短, 器件和印刷电路板的互连以及线路布线寄生电感的有效减小, 再加上三维封装结构为元件提供了比二维封装结构更多的相邻元件, 大大缩短线路的长度, 提高了模块的电气性能。

图 8 是输出满载时的实验波形, 给出了 Q_1 、 Q_2 的漏源极电压波形 $v_{DS(Q1)}$ 和 $v_{DS(Q2)}$ 以及输出滤波电感中的电流波形 i_{L_f} 。可以看出, 由半桥 FC-IPEM 构成的同步整流 Buck 变换器工作正常。 Q_1 、 Q_2 的漏源极尖峰电压小, 说明 FC-IPEM 的结构有效减小了寄生电感。




图 6 半桥 FC-IPEM 构成的同步整流 Buck 变换器
Fig. 6 A synchronous-rectifier Buck converter using half bridge FC-IPEM




图7 考虑寄生电感的FC-IPEM的电路模型

Fig.7 FC-IPEM with parasitic inductance




图8 实验波形

Fig.8 Experimental results

5 结论

FC-IPEM 是基于倒装芯片技术的三维集成电力电子模块。在 FC-IPEM 中,由焊料凸点实现芯片和基板的互连,取代了传统的引线键合,垂直的三维封装结构取代了传统的平面封装结构。介绍了 FC-IPEM 的设计和组装程序,在实验室完成了由两只 MOSFET 和驱动、保护等电路构成的半桥 FC-IPEM,并采用它构成同步整流的 Buck 变换器,对半桥 FC-IPEM 进行了电气性能测试。该半桥 FC-IPEM 具有这样的优点:①互连间距小,有效减小了寄生参数,电性能优越。②基板、焊料凸点和热传导包封材料等构成三维散热结构,实现了良好的热设计。③器件被包封处理,封装更牢靠,适应恶劣工作环境。④成本低,设计周期短。

参考文献

- [1] Van Wyk J D, Lee F C. Power electronics technology at the dawn of the new millennium - status and future[A]. Proc. IEEE PESC [C]. Charleston, South Carolina, 1999.
- [2] 钱照明,何湘宁. 电力电子技术及其应用的最新发展(一)[J]. 中国电机工程学报, 1997, 17(6): 361-366.
Qian Zhaoming, He Xiangning. The recent developments of power electronics and its applications(1)[J]. Proceedings of the CSEE, 1997, 17(6): 361-366.
- [3] 钱照明,董伯藩,何湘宁. 电力电子技术及其应用的最新发展(二)[J]. 中国电机工程学报, 1998, 18(3): 153-162.
Qian Zhaoming, Dong Baofan, He Xiangning. The recent develop-

- ments of power electronics and its applications(2) [J]. Proceedings of the CSEE, 1998, 18(3): 153-162.
- [4] 陈文洁,杨旭,杨拴科,等. 分立元件构成的电力电子集成功率模块的设计[J]. 中国电机工程学报, 2003, 23(2): 104-110.
Chen Wenjie, Yang Xu, Yang Shuanke et al. A design of discrete components based integrated power modules[J]. Proceeding of the CSEE, 2003, 23(2): 104-110.
- [5] 李冬黎,何湘宁,张晋. 仿生学在电力电子系统设计中的应用[J]. 中国电机工程学报, 2002, 22(8): 17-21.
Li Dongli, He Xiangning, Zhang Jin. Applications of Bionics in design of power electronics system[J]. Proceeding of the CSEE, 2002, 22(8): 17-21.
- [6] Barbosa P, Lee F C, van Wyk J D et al. An overview of the IPEM-Based Modular Implementation for Distributed Power Systems[A]. Proc. CPES Seminar[C]. Virginia, USA, 2002.
- [7] Xing K, Lee F C, Borojevic D. Extraction of Parasitics within Wire-Bond IGBT Modules[A]. Proc. IEEE APEC[C]. Orlando, USA, 1998.
- [8] Lu Guoquan, Liu Xingsheng. Application of solderable devices for assembling three-dimensional power electronics modules[C]. Proc. IEEE PESC. Galway, Ireland, 2000.
- [9] Liu Xingsheng, Haque Shatil, Lu Guoquan. Three-dimensional flip-chip on flex packaging for power electronics applications[J]. IEEE Trans. on advanced packaging, 2001, 24(1): 1-9.
- [10] Liu Xingsheng, Jing Xiukuan, Lu Guoquan. Chip-scale packaging of power devices and its application in integrated power electronics modules[J]. IEEE Trans. on advanced packaging, 2001, 24(2): 206-215.
- [11] Liu Xingsheng, Calata Jesus N, Wang Jinggang et al. The Packaging of Integrated Power Electronics Modules Using Flip-Chip Technology [C]. Proc. 17th Power Electronics Seminar. Dallas, USA, 1999.
- [12] 杨邦朝,张经国. 多芯片组件(MCM)技术及其应用[M]. 成都: 电子科技大学出版社, 2001.
- [13] Chiang Kuoning, Yuan Changan. An overview of solder bump shape prediction algorithms with validations[J]. IEEE Trans. on advanced packaging, 2001, 24(2): 158-162.
- [14] Mercado Lei L, Sarihan Vijay, Guo Yifan et al. Impact of solder pad size on solder joint reliability in flip chip PBGA packages[J]. IEEE Trans. on advanced packaging, 2000, 23(3): 415-420.

收稿日期: 2005-03-28。

作者简介:

王建冈(1968-),女,南京航空航天大学博士研究生,盐城工学院副教授,研究方向为电力电子系统集成和高频软开关直一直变换器;

阮新波(1970-),男,博士,教授,博士生导师,主要研究方向为高频软开关直一直变换器、高频软开关逆变器 and 变换器的建模分析;

吴伟(1977-),男,硕士研究生,研究方向为电力电子系统集成;

陈军艳(1974-),女,硕士,研究方向为高频软开关直一直变换器和电力电子封装;

陈乾宏(1974-),女,博士,讲师,研究方向为功率因数校正技术、软开关变换器及磁集成技术的应用。