

# 采用响应曲面方法实现 IC 的稳健优化设计

游海龙, 贾新章

- (1. 西安电子科技大学 微电子学院, 陕西 西安 710071;
2. 西安电子科技大学 宽禁带半导体材料与器件教育部重点实验室, 陕西 西安 710071)

**摘要:** 由于仿真不收敛等问题, 仅依靠 EDA 仿真很难实现集成电路(IC)稳健性设计, 提出了利用响应曲面(RSM)与电路仿真相结合对集成电路进行稳健性优化设计的方法, 并将该方法应用于带隙基准电路稳健优化设计. 通过 Hspice 电路仿真与统计试验设计(DOE), 仅利用 27 组试验建立了 3 目标值、4 参数电路的响应曲面模型, 并基于该模型对电路进行稳健性设计, 优化确定的参数组合满足电路指标, 同时对温度的变化更加不敏感.

**关键词:** 稳健优化设计; 响应曲面法(RSM); 试验设计(DOE)

**中图分类号:** TN722      **文献标识码:** A      **文章编号:** 1001-2400(2009)03-0458-05

## IC robust optimization design using RSM

YOU Hai-long, JIA Xin-zhang

- (1. School of Microelectronic, Xidian Univ., Xi'an 710071, China; 2. Ministry of Education Key Lab. of Wide Band-Gap Semiconductor Materials and Devices, Xidian Univ., Xi'an 710071, China)

**Abstract:** Because of non-convergence and other problems the IC robustness design can not be achieved by only relying on the EDA simulation. A method is presented that uses the Response surface methodology (RSM) combined with EDA simulation designs, optimizes circuits for robustness, and is applied to the design of band-gap reference circuit. Through Hspice simulation and experimental design, the model of 3 objects and 4 parameters is built using 27 experiments. Based on the model the circuit is optimized for robustness. The optimized parameter sets satisfying the design targets make the circuit output more insensitive to the temperature variation.

**Key Words:** robust optimization design; response surface methodology; design of experiment

现代集成电路的开发周期需要模拟集成电路的自动优化设计方法更加高效, 尤其是电路的稳健设计. 电路的稳健优化设计的目的是: 当制造与使用环境变化时设计的电路性能能够保持在预定范围内. 为解决这一问题, 常常需要使用统计电路设计方法, 与电路仿真相结合, 建立电路的统计模型<sup>[1-2]</sup>.

响应面方法是以数理统计理论为基础处理多变量问题的一套有效方法, 最初应用在物理实验领域<sup>[3]</sup>. 近年来, 以响应曲面法(RSM)和试验设计(DOE)相结合的响应曲面试验设计法被认为是一种有效的统计设计方法, 在电子器件的优化设计领域取得了广泛应用<sup>[4]</sup>. 响应曲面方法中, 通常建立一个描述响应指标和设计参数之间关系的多项式模型. 这个模型被用作描述电路性能和设计变量之间的近似关系, 预测电路性能, 简化电路的设计优化, 最终获得电路参数的最佳优化组合.

笔者把响应曲面法(RSM)和 Box-Behnken 试验设计(DOE)相结合的统计设计方法应用到电路参数优化设计中, 以带隙基准电路为例, 基于 0.50  $\mu\text{m}$  Hynix CMOS 工艺模型利用 Hspice 软件进行仿真, 建立电路的响应面模型, 优化电路, 获得使电路输出参数对温度不敏感, 同时满足设计要求的最佳参数组合.

收稿日期: 2008-12-05

基金项目: 模拟集成电路国家重点实验室基金资助(51439040103DZ0102)

作者简介: 游海龙(1979-), 男, 讲师, 博士, E-mail: hlyou@mail.xidian.edu.cn.

# 1 基于 RSM 的电路稳健优化设计方法

## 1.1 设计步骤

使用响应曲面法优化电路参数主要包括试验方案设计、模型拟合、模型精度评估以及优化确定最佳参数组合四个部分,具体步骤如下<sup>[5]</sup>:

- 1) 确定电路优化参数范围和性能目标值的模型形式;
- 2) 根据模型形式与参数规模,选取合适的试验设计方案,并进行电路仿真采集数据;
- 3) 利用采集的数据拟和 RSM 模型;
- 4) 验证模型精度,如果模型不够精确,返回第一步,缩小试验范围或增加试验次数;
- 5) 如果模型精度符合要求,基于 RSM 模型优化电路目标值.

## 1.2 响应曲面方法(RSM)

由文献[3],响应面模型通常具有以下形式:

$$y(x) = f(x) + \epsilon \quad (1)$$

其中,  $y(x)$  为需要优化的电路特性参数,  $x$  为显著影响电路设计指标的参数,  $f(x)$  为  $x$  的多项式函数,  $\epsilon$  为均值为 0、方差为  $\sigma^2$  的随机误差. 最常用的响应面函数是低阶多项式,如二阶多项式回归模型:

$$\hat{y} = b_0 + \sum_{i=1}^m b_i x_i + \sum_{i=1}^m b_{ii} x_i^2 + \sum_i \sum_{j>i} b_{ij} x_i x_j + \epsilon \quad (2)$$

其中,  $b_0$  为回归常数,  $b_i, b_{ii}$  及  $b_{ij}$  为回归系数,用最小二乘法由式(3)得到<sup>[2]</sup>.

$$\mathbf{b} = [\mathbf{X}'\mathbf{X}]^{-1} \mathbf{X}'\mathbf{y} \quad (3)$$

式中  $\mathbf{X}$  是影响电路设计指标参数的试验设计矩阵,  $\mathbf{X}'$  是  $\mathbf{X}$  的逆矩阵,  $\mathbf{y}$  为与电路特性参数在各设计点的响应值对应的列向量.

## 1.3 模型精度评估

采用最大绝对误差  $E_{MAX}$ 、均方根误差  $E_{RMSE}$  和复相关系数( $R^2$ ) 来评估模型精度,其表达式如下:

$$E_{MAX} = \max\{|y_i - \bar{y}_i|\}_{i=1, \dots, n} \quad (4)$$

$$E_{RMSE} = \left[ \frac{\sum_{i=1}^n (y_i - \bar{y}_i)^2}{n} \right]^{1/2} \quad (5)$$

$$R^2 = 1 - \left[ \frac{\sum_{i=1}^n (y_i - \bar{y}_i)^2}{\sum_{i=1}^n (y_i - \bar{y})^2} \right] \quad (6)$$

其中,  $n$  为用于检验模型的预测点数. 通过计算关心区域的最大误差  $E_{MAX}$  来评价模型局部预测质量,  $E_{RMSE}$  用于评价模型全局预测质量,而  $R^2$  用于衡量试验真实值与模型预测值的相关程度. 因此,一个好的模型应该具有较高的  $R^2$  和较低的  $E_{RMSE}$ ,同时  $E_{MAX}$  也较小<sup>[6]</sup>.

# 2 带隙基准电压源电路的稳健性试验设计

基准电压源(voltage references)是当代模拟集成电路极为重要的组成部分,广泛应用于 A/D 和 D/A 转换器、数据采集系统及各种测量设备,其精度和稳定性决定了整个系统的精度. 因此,产生电压基准的目标就是要建立一个与电源和工艺无关,具有确定温度特性的直流电压源<sup>[7-8]</sup>.




图 1 带隙基准电压电路

文中的带隙基准电压源,利用电路中具有正、负温度系数的电压迭加,获得具有零温度系数的输出电压,其核心电路如图 1 所示.由于基准电路对与温漂和精度相关的电路特性指标要求较高,在这里将主要优化目标定为:在  $20\sim 40\text{ }^\circ\text{C}$  内具有一零温度系数点 ( $dv/dt=0$ );并且在零温度系数点时的输出电压 ( $V_{r1,2}$ ) 为  $1.2\text{ V}$ ;当温度在  $-40\sim 125\text{ }^\circ\text{C}$  内变化时,输出电压 ( $V_{r1,2}$ ) 变化最小.通过电路仿真发现,影响此电路的主要参数有电阻  $R_1, R_2, R_3, R_4$  以及 MOS 管  $M_1$  的宽长比.其中  $R_2$  和  $R_3$  阻值相等.在这里基于版图尺寸,进行参数优化.集成电路设计中通常用电阻的长宽比来定义电阻值的大小,在这里固定宽度,通过调节电阻长度  $L$  来改变电阻数值.参数变化范围见表 1.

表 1 影响电路设计指标的参数及其变化范围

试验输入参数	参数变化范围	试验输入参数	参数变化范围
$L_{R1}/\mu\text{m}$	600~650	$L_{R1}/\mu\text{m}$	250~300
$L_{R1}/\mu\text{m}$	775~825	$(W/L)_{M1}$	1.0~1.5

## 2.1 试验设计及数据获取

采用 Box-Behnken 试验设计法,根据试验设计的基本原理,针对 4 个显著影响电路设计指标的参数选取 27 组试验组合.通过 Hspice 对电路在  $-40\sim 125\text{ }^\circ\text{C}$  内做 DC 扫描分析.在这里,取  $T_0$  为零温度系数点 ( $dv/dt=0$ ) 的温度值,输出电压 ( $V_{r1,2}$ ) 为温度在  $-40\sim 125\text{ }^\circ\text{C}$  内的电压最大值,  $V_{\text{max}}$  为温度在  $-40\sim 125\text{ }^\circ\text{C}$  内变化时输出电压 ( $V_{r1,2}$ ) 的最大和最小值之差.结果如表 2 所示.

表 2 Box-Behnken 试验设计方案与结果

次数	$L_{R1}/\mu\text{m}$	$L_{R2}/\mu\text{m}$	$L_{R4}/\mu\text{m}$	$(W/L)_{M1}$	$V_{r1,2}/\text{V}$	$V_{\text{max}}/\text{V}$	$T_0/^\circ\text{C}$
1	600	775	275	1.25	1.2009	0.0047	43
2	600	825	275	1.25	1.2177	0.0099	95
3	650	775	275	1.25	1.2370	0.0175	150
4	650	825	275	1.25	1.2565	0.0255	162
5	625	800	250	1.00	1.3095	0.0474	167
6	625	800	250	1.50	1.3116	0.0477	178
7	625	800	300	1.00	1.1707	0.0142	-26
8	625	800	300	1.50	1.1732	0.0148	-28
9	600	800	275	1.00	1.2082	0.0071	66
10	600	800	275	1.50	1.2097	0.0070	68
11	650	800	275	1.00	1.2457	0.0214	146
12	650	800	275	1.50	1.2478	0.0218	172
13	625	775	250	1.25	1.2998	0.0431	171
14	625	775	300	1.25	1.1670	0.0185	-36
15	625	825	250	1.25	1.3213	0.0519	174
16	625	825	300	1.25	1.1782	0.0119	-15
17	600	800	250	1.25	1.2890	0.0387	170
18	600	800	300	1.25	1.1616	0.0222	-44
19	650	800	250	1.25	1.3321	0.0562	174
20	650	800	300	1.25	1.1843	0.0089	-2
21	625	775	275	1.00	1.2169	0.0010	91
22	625	775	275	1.50	1.2185	0.0099	99
23	625	825	275	1.00	1.2360	0.0175	136
24	625	825	275	1.50	1.2380	0.0178	170
25	625	800	275	1.25	1.2272	0.0135	126
26	625	800	275	1.25	1.2272	0.0135	126
27	625	800	275	1.25	1.2272	0.0135	126

## 2.2 建立响应面模型及模型优化

根据式(2)和(3)拟和出  $V_{r1,2}$  和  $V_{\text{max}}$  和  $T_0$  的二阶多项式回归模型,分别如式(7)~(9)所示.  $V_{r1,2}, V_{\text{max}}$

和  $T_0$  模型的修正  $R^2$  分别达到了 99.96%, 97.01% 和 95.16%。可见, 3 个模型均具有较高的拟合精度。

$$V_{r1,2} = 0.62 + 0.00297R_1 + 0.00158R_2 - 0.00659R_4 + 0.00396M_1 + 0.00002R_4R_4 \quad (7)$$

$$V_{\max} = -1.41 + 0.0036R_1 + 0.0018R_2 - 0.0032R_4 + 0.0004M_1 + 0.00003R_4^2 \quad (8)$$

$$T_0 = -13443.8 + 21.74R_1 + 9.38R_2 + 27.13R_4 - 1405.667M_1 - 0.016R_1R_2 + 0.015R_1R_4 + 0.96R_1M_1 + 1.04R_2M_1 - 0.073R_4^2 \quad (9)$$

### 2.3 模型预测能力评估

建立模型后, 采用均匀设计抽样(UDS)<sup>[9]</sup> 选取 24 组试验组合验证模型预测能力。误差定义为 Hspice 在这 24 个点的电路仿真输出值和响应面模型估计值之差。由此计算每组验证点的最大绝对误差  $E_{\max}$ , 整个试验组合的均方误差  $E_{\text{RMSE}}$  以及电路仿真值与模型预测值之间的相关系数  $R^2$  来衡量模型的好坏(见表 3)。由模型误差可以看出, 3 个模型的相关系数  $R^2$  均较高, 最大绝对误差  $E_{\max}$  和均方误差  $E_{\text{RMSE}}$  数值都相对较小。可见, 模型具有较好的预测能力。

表 3 响应去模型预测能力误差分析结果

设计指标	$E_{\max}$	$E_{\text{RMSE}}$	$R^2/\%$	设计指标	$E_{\max}$	$E_{\text{RMSE}}$	$R^2/\%$
$V_{r1,2}$	0.00162	0.00097	99.95	$T_0$	36.9	20.55113	92.39
$V_{\max}$	0.00636	0.00291	95.14				

### 2.4 电路优化结果

本例可转化为线性约束条件下的多目标优化问题, 由电路优化目标和式(7)~(9)RSM 模型可得到电路最优参数组合及其响应值。基于 Matlab 优化工具箱函数, 得到一组相对优化的设置如表 5, 将其带入电路仿真, 其与优化前的响应结果比较(见表 4)发现, 优化后  $V_{r1,2}$  更接近目标输出值 1.2 V,  $V_{\max}$  大大降低,  $T_0$  落在 20~40°C 内, 可见, 优化后的响应值更好地满足了电路参数设计指标的要求, 并且对温度变化更加不敏感。

表 4 优化前后响应结果比较

	$L_{R_1}/\mu\text{m}$	$L_{R_2}/\mu\text{m}$	$L_{R_4}/\mu\text{m}$	$(W/L)_{M1}$	$V_{r1,2}/\text{V}$	$V_{\max}/\text{V}$	$T_0/^\circ\text{C}$
优化前	615	825	290	1	1.1909	0.1061	18
优化后	600	776	277	1.25	1.1967	0.0042	31

## 3 结束语

使用统计方法对一种带隙基准核心电路进行了优化设计。利用试验设计方法和 Hspice 仿真软件, 建立电路的响应面模型。并使用统计方法验证模型精度, 优化确定最佳参数组合。经研究表明, 响应面模型对电路性能具有较好的预测能力, 基于 RSM 模型电路的稳健优化设计在满足电电路设计指标的同时, 使电路输出对温度变化更加不敏感。该统计优化方法对电路参数稳健优化设计具有一定的指导意义。

### 参考文献:

- [1] Burmen A, Puhan J, Burmen T T. Robust Design and Optimization of Operating Amplifiers [C]//Proceedings International Conference on Industrial Tools. Bled: IEEE, 2003: 745-750.
- [2] Harish B P, Bhat N, Patil M B. On a Generalized Framework for Modeling the Effects of Process Variations on Circuit Delay Performance Using Response Surface Methodology[J]. IEEE Trans on CAD, 2007(26): 606-614.
- [3] Montgomery D C. Design and Analysis of Experiments[M]. 6th Edition. Chichester: Wiley, John & Sons, 2004.
- [4] Tarim T B, Ismail M, Kuntman H H. Robust Design and Yield Enhancement of Low-voltage CMOS Analog Integrated Circuit[J]. IEEE Trans on Circuits and Systems, 2001, 48(4): 475-486.
- [5] Simpson T W, Peplinski J D, Koch P N, et al. Metamodels for Computer-based Engineering Design: Survey and Recommendations[J]. Engineering with Computers, 2001, 17(2): 129-150.
- [6] Kleinen Jack P C, Sarqent Robert G. Methodology for Fitting and Validating Metamodels in Simulation[J]. European

Journal of Operational Research, 2000, 120(1): 14-29.

- [7] 毕查德·拉扎维. 模拟 CMOS 集成电路设计[M]. 陈贵灿, 程军, 张瑞智, 等译. 西安: 西安交通大学出版社, 2003.
- [8] 朱樟明, 杨银堂. 基于衬底驱动技术的亚 1 V 与温度成正比基准源[J]. 西安电子科技大学学报, 2005, 32(3): 367-369.  
Zhu Zhangming, Yang Yintang. A Sub-1 V PTAT Voltage Reference Based on the Bulk-driven Technique[J]. Journal of Xidian University, 2005, 32(3): 367-369.
- [9] 方开泰. 均匀试验设计的理论、方法和应用——历史回顾[J]. 数理统计与管理, 2004, 23(3): 69-80.  
Fang Kaitai. Uniform Design: Theory, Method and Applications[J]. Application of Statistics and Management, 2004, 23(3): 69-80.

(编辑: 高西全)

(上接第 457 页)

### 参考文献:

- [1] Dobberpuhl D. Circuits and Technology for Digital's StrongARM and ALPHA Microprocessors [C]//Proc Conf Adv Res in VLSI. Ann Arbor: IEEE, 1997: 2-11.
- [2] Nardi A, Sangiovanni-Vincentelli A L. Logic Synthesis for Manufacturability [J]. IEEE D&T of Computers, 2004, 5(3): 192-199.
- [3] Kheterpal V, Rovner V. Design Methodology for IC Manufacturability Based on Regular Logic Bricks [C]//Proc Design Automation Conf. Anaheim: IEEE, 2005: 353-358.
- [4] Rosiello A P E, Ferrandi F, Pandini D, et al. A Hash-based Approach for Functional Regularity Extraction During Logic Synthesis [C]//IEEE Computer Society Annual Symposium on VLSI. New York: IEEE, 2007: 92-97.
- [5] Kutzschebauch T. Efficient Logic Optimization Using Regularity Extraction [C]//Proc Intl Conf on Computer Design. Austin: IEEE, 2000: 487-493.
- [6] Rao D S, Kurdahi F J. On Clustering for Maximal Regularity Extraction [J]. IEEE Trans on Computer-Aided Design, 1993, 12(8): 1198-1208.
- [7] Arikati S R, Varadarajan R. A Signature Based Approach to Regularity Extraction [C]//Proceedings of IEEE International Conference on Computer-Aided Design. Washington: IEEE, 1997: 542-545.
- [8] Nijssen R X T, Van Eijk C A J. Regular Layout Generation of Logically Optimized Datapaths [C]//Proc Intl Symp on Physical Design. Berlin: Springer-Verlag, 1997: 42-47.
- [9] Chowdhary A, Kale S. Extraction of Functional Regularity in Datapath Circuits [J]. IEEE Trans on Computer-Aided Design, 1999, 18(9): 1279-1296.
- [10] 李长青, 汪雪林, 彭思龙. 辐射路匹配: 从门级到功能模块级的子电路提取算法[J]. 计算机辅助设计与图形学学报, 2006, 18(9): 1377-1382.  
Li Changqing, Wang Xuelin, Peng Silong. Radiate Path Matching: A Subcircuit Extraction Algorithm From Gate Level to Function Level [J]. Journal of Computer-aided Design & Computer Graphics, 2006, 18(9): 1377-1382.
- [11] Hansen M, Yalcin H, Hayes J P. Unveiling the ISCAS-85 Benchmarks: a Case Study in Reverse Engineering [J]. IEEE Design & Test of Computers, 1999, 16(3): 72-80.
- [12] Brglez F, Fujiwara H. A Neutral Netlist of 10 Combinational Benchmark Circuits [C]//Proc IEEE Int'l Symp Circuits and Systems. New York: IEEE, 1985: 695-698.
- [13] 苏浩航, 张义门, 张玉明, 等. 一种大规模电源/地线网络快速压缩 BiCGStab 算法[J]. 西安电子科技大学学报, 2008, 35(3): 508-512.  
Su Haohang, Zhang Yimen, Zhang Yuming, et al. Fast Method for the Large-scale Power and Ground Network Analysis Based on the Compressed BiCGStab Algorithm [J]. Journal of Xidian University, 2008, 35(3): 508-512.
- [14] Jenihhin M. ISCAS'89[OL]. [2007-12-12]. <http://www.pld.ttu.ee/~maksim/benchmarks/iscas89/>.

(编辑: 郭 华)