

基于 TMS320F2812 的高速数据采集处理系统

孙元敏, 尹立新, 杨书涛

(山东大学信息科学与工程学院, 济南 250100)

摘 要: 介绍一种基于 TMS320F2812 的多路数据采集系统的设计方案。采用 DSP 芯片 TMS320F2812 实现对多路数据的实时采集处理。通过 USB2.0 将数据传到上位机, 由上位机对数据进行具体分析并将结果反馈给 DSP 进行控制。该系统具有结构简单、可靠性高、使用灵活和性价比高等优点。

关键词: 数字信号处理器; 通用串行接口; 数据采集

High-speed Data Acquisition and Processing System Based on TMS320F2812

SUN Yuan-min, YIN Li-xin, YANG Shu-tao

(School of Information Science and Engineering, Shandong University, Jinan 250100)

【Abstract】 This paper introduces the design of a multi-channel data collecting system based on TMS320F2812. The system uses TMS320F2812 to realize the data acquisition processing. It transforms data to PC form Universal Serial Bus(USB)2.0. The position machine analyzes the data and feeds back the result to the Digital Signal Processor(DSP) for controlling. This design is simple, realizable, flexible, high ability and low cost.

【Key words】 Digital Signal Processor(DSP); Universal Serial Bus(USB); data acquisition

随着现代科学技术的发展和计算机技术的普及, 高速数据采集系统已应用于越来越多的场合, 如通信、雷达、生物医学、机器人、语音和图像处理等领域。数字信号处理器(Digital Signal Processor, DSP)芯片在高速信号处理方面具有速度快、运算性能好等优点, 内部采用改进的哈佛结构, 使微处理器的并行处理能力大大增强。而作为计算机接口之一的通用串行接口(Universal Serial Bus, USB)具有热插拔、速度快(包括低、中、高模式)和外设容量大(理论上可挂接 127 个设备)的特性, 成为 PC 机的外围设备扩展中应用日益广泛的接口标准。

1 高速数据采集系统的总体设计

本文介绍的数据采集处理系统采用 TMS320F2812(简称 2812)的模数转换模块(ADC)完成数据的采集及 A/D 转换, 转换后的数据预先存储到片外的 RAM 中, 再经 DSP 进行前端的数字信号处理, 通过 USB 总线传给上位机, 并在上位机上进行存储、显示和分析等。该系统完全可以满足信号采集处理对高精度及实时性的要求。由于系统采集的数据量较大, 因此需要一种高速的数据传输方式, 而 USB2.0 总线传输速度快, 能达到 480 Mb/s 的速度, 满足了本系统数据传输的需要。该系统要求采样得到 10 位数字量, 用 2812 自带的 ADC 模块就可达到很好的效果, 省去了专用的 ADC 芯片, 使系统的时序控制变得简单, 从而降低了系统的复杂性, 也节约了成本。

本系统是一个高速信号采集处理系统, 其基本结构如图 1 所示。该系统由输入信号调理模块、数字信号处理模块和 USB 模块组成。其中输入信号调理模块主要是对被采集的模拟信号进行调理(如电平变换和滤波), 以满足数字电路对信号的要求; 数字信号处理模块是对输入的信号采集和处理,

主要由 DSP 和一些必要的外设组成, DSP 主要负责数据采集及一些实时处理, 同时要完成系统的逻辑和时序控制; USB 模块则将 DSP 处理完的结果传送到上位机上去进行显示、计算和分析。




图 1 系统基本结构

2 硬件实现

2.1 DSP 模块的设计^[1-2]

DSP 采用 TI 公司的 32 位定点芯片 TMS320F2812, 该芯片兼容 TMS320F2407 指令系统, 最高可在 150 MHz 主频下工作, 并带有 18 K×16 bit 零等待周期片上 SRAM 和 128 K×16 bit 片上 FLASH(存取时间 36 ns)^[1]。它具有丰富的片内外设, 本文的系统采用这款 DSP 的片上模数转换模块(ADC)。它带有 2 个 8 选 1 多路切换器和双采样/保持器的 12 位的、具有流水线结构的模-数转换器。该模块有 16 个通道, 单通道转换的时间是 80 ns, 因此, DSP 的最大采样速率可达到 12.5 MHz。当然也可采用专用的 ADC 芯片, 如 MAX125, 其单路转换时间为 3 μs, 4 路同时转换时间 12 μs。若对 16 路

作者简介: 孙元敏(1982-), 女, 硕士研究生, 主研方向: 嵌入式系统, 数字信号处理; 尹立新, 高级工程师; 杨书涛, 硕士研究生
收稿日期: 2008-05-18 **E-mail:** xiaoxiongminmin@163.com

模拟信号同时进行采样,则需要4片MAX125,对于设计便携式小型的系统板卡而言,增加了板卡的面积,也增加了设计的难度。而本系统对采样精度要求达到8位即可,即取采样结果的高8位即可。此外,2812还具有丰富的片内外设,其内部结构功能如图2所示。




图2 TMS320F2812 内部结构功能

2812片内存储器包括8K×16bit的Flash存储器,1K×16bit的OPT型只读存储器,和L0,L1,H0,M0,M1共17K×16bit的单口随机存储器(SRAM);外部存储器接口可扩展1MB的存储器;它的时钟与系统控制模块能够支持动态的改变锁相环的频率,并且具有片内振荡器和看门狗定时器的功能;外部中断扩展模块可支持96个外部中断,当前仅用了45个外部中断;它还具有丰富的外围串口设备,包括串行外围接口(SPI)、2个串行通信接口(SCIs)、改进的局域网络(eCAN)及多通道缓冲串行口;此外2812还具有最多56个独立的可编程、多用途通用输入/输出(GPIO)引脚、2个事件管理器和128bit的密钥。使用2812这款芯片减小了板卡设计的难度,并且完全满足系统设计功能的要求。

2.2 通信接口模块设计

上位机与板卡的接口器件选用Cypress公司EZ-USB FX2系列中的CY7C68013A(简称68013)。该款芯片遵从USB2.0规范(480Mb/s),将8051单片机内核、智能USB接口引擎、USB收发模块、存储器、串行口等集成在一起。这种全面集成的解决方案,占用更少的电路板空间,缩短了开发时间。68013有2种接口方式,设计时采用的是Slave FIFO方式,外部控制器(2812)可以向对普通FIFO一样对FX2的多层缓冲FIFO进行读写。68013与2812的硬件连接见图3。




图3 DSP和USB的硬件连接

为提高2812和68013的通信效率,在传输时,用2块芯

片的SCI接口作为两者命令和状态的通信接口,比如01H表示下一个目标采样启动,02H表示数据完整采集,22H表示数据丢失此次采集失败。另外数据则通过16bit的数据通道完成,即DSP每次要向USB接口芯片写入采集的2个结果,这样大大加快了大批量数据的传输速度。

2.3 存储模块

数据缓冲采用ISSI公司的16bit大容量RAM器件IS61LV51216。当然设计者可根据采集的数据量选择不同容量的芯片。

2.4 电源及信号调理模块

电源芯片采用TPSTD318。它将外部电压5V转化为3.3V和1.9V,以完成对DSP外设和内核的供电。信号调理主要是对输入信号幅度调节到0~3V范围内,另外还要加入低通滤波来消除高频干扰成分。

3 系统软件设计

3.1 系统的工作流程

系统的工作流程如下:

- (1)上位机发出采集命令经USB芯片给DSP,启动采集命令。
- (2)输入信号调理模块对输入信号进行调理,进行电平转换和滤波,以满足系统的要求和ADC模块对信号电压的要求。
- (3)DSP驱动电机,触发要采集的信号,同时软件启动DSP的序列发生器进行数据转换。
- (4)为减小缓存,DSP转换完一组信号后要判断是空采集还是采样有用的数据,将有用的数据存储到外扩RAM中。
- (5)当采集完成后,DSP将采集的数据通过USB芯片传到上位机中。
- (6)上位机对数据进行显示、分析和处理。

3.2 采集处理程序设计^[3-4]

系统的软件设计包括DSP程序的初始化部分,采集处理部分和USB部分。系统上电后,程序初始化要将DSP所有的外设及时钟根据系统的需要置于初始状态,然后开启一个CPU定时器(具体时间可按照系统要求来设定),在定时器中断中进行数据采集和处理,最后将采集的结果送入USB中。USB部分的编程则要将采集数据送入PC机中,交由上位机程序对数据进行具体的分析处理。软件设计的流程如图4所示。




图4 DSP数据采集和处理程序设计流程

ADC 模块的采样采用软件触发方式,在 CPU 定时器中断中启动采样,并发采样 16 个通道,并采用每次转换结束的中断方式来记录采样结果(右移 6 位)。并用软件启动下一次 ADC 中断。在一次定时器中断中可以根据需要设定 ADC 中断的次数,实现中断嵌套。部分程序如下:

```

...
AdcRegs.ADCTRL2.bit.SOC_SEQ1=1;//软件启动 adc
...
for (i=0; i<AVG; i++)
{
while (AdcRegs.ADCST.bit.INT_SEQ1== 0) {} //等待中断
asm(" RPT #11 || NOP");//等待周期数是由高速时钟,adc 时钟及
//分频系数所决定。
AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1;
SampleTable[i]= adcRegs.ADCRESULT0>>6;//10 位精度
...
}

```

12 位模数转换模块 ADC 的输入范围为 0~3 V,模拟量到数字量的转换为:数字量=(4 096-1)×(输入的模拟信号-ADCLO)/3。因为系统只需要 10 位精度,所以取转换结果寄存器的高 10 位作为模拟量结果,变换成数字量的公式就是将上式分子的 4 096 换为 1 024 即可。如果系统对 ADC 的精度要求变化,例如要求得到 n 位精度($n<12$)的采样结果,只须改变移位的位数即可解决,右移(16- n)位,在程序中表示为

```
SampleTable[i]= adcRegs.ADCRESULT0>>(16-n);
```

为简化编程的复杂性,本文用异步串口 SCI 作为 DSP 和 USB 的指令通信接口,来传输上位机指令要求和 DSP 对可能产生几种错误情况的指令代码。这些错误包括 DSP 检测到的电机的错误,或采集数据范围出错等,如:01H 表示下一个目标采样启动,02H 表示数据完整采集,22H 表示数据丢失此次采集失败。这些错误代码的制定是为了及时检查错误原因,从而更好地维护硬件系统和正确的采集数据。这些指令代码可以自己制定协议来编码。

对于大量的采集数据的传输则采用 2812 的 GPIO 口将 16 bit 的数据传送到 68013 自带的 FIFO 中,读写时序见图 5。




图 5 USB 读写时序

当 FIFO 满 512 Byte 时,会自动提交到上位机去。同时,DSP 也会不断检测 FIFO 的满信号(FLAG_C),只有在数据缓

冲区不满的时候,即 FLAG_C 为 1 时才能往 FIFO 里写数据。在写数据的同时又牵扯到 USB 的写时序的问题,只有时序正确才能实现 DSP 和 USB 芯片之间的数据传输问题。DSP 的读写控制算法如下:

```

...
USB_WR=1;
int n=0;
for(int i=0; i<data_len; i++)
{ while(USB_FULL==0){;}
FD[0:15]=data[n];
DELAY_NS(50);//延时 50 ns
USB_WR=0;
DELAY_NS(100);
USB_WR=1;
DELAY_NS(50);
n++;
}
if(n==data_len)
USB_PKTEND=0;//硬提交以保证数据的完整性
...

```

3.3 通信接口程序设计^[3, 5]

计算机与 USB 设备的数据通信主要包括 2 个方面:(1)读取采样数据;(2)给 USB 设备发送控制命令。发送控制命令先发送一个命令包(消息),然后根据情况发送后续数据或从设备读取响应数据。在固件中对各个断点进行配置,设定不同断点来传送主机命令和大批量数据上传。USB 设备驱动程序是基于 WDM 来设计的。主机所使用的应用程序开发工具是 VC++6.0,主要实现从高速数据采集处理板读取处理后的数据、存储、显示处理结果以及向数据采集处理板发送控制命令。上述程序设计都在 Windows XP 操作系统下完成。

4 结束语

本文提出一种基于 DSP 的多路同步数据采集系统的设计方法,介绍其中各功能模块的作用以及部分硬件和软件的设计。用 DSP 做核心处理器完成对多输入模拟信号的同步采集,利用 USB2.0 接口电路,可达到多路、同步、高速的设计目的。经过系统测试,在采样频率为 10 kHz 及以下时,系统可稳定工作。该数据采集系统在工程上具有广泛的应用价值。

参考文献

- [1] Texas Instruments Inc.. TMS320F28X 系列 DSP 的 CPU 与外设(上)[M]. 张为宁,译. 北京:清华大学出版社,2004-09.
- [2] Texas Instruments Inc.. TMS320F28X 系列 DSP 的 CPU 与外设(下)[M]. 张为宁,译. 北京:清华大学出版社,2004-09.
- [3] Lippman S B, Lajoie J. C++ Primer[M]. 潘爱民,张丽,译. 北京:中国电力出版社,2002-05.
- [4] 彭启琮,管庆. DSP 集成开发环境——CCS 及 DSP/BIOS 的原理与应用[M]. 北京:电子工业出版社,2004-08.
- [5] 钱峰. EZ-USB FX2 单片机原理、编程及应用[M]. 北京:北京航空航天大学出版社,2006-03.