

基于共模负反馈的平衡运放的研制*

董炜 姜黎 李联

(复旦大学专用集成电路和系统国家重点实验室 上海 200433)

摘要 本文论述了基于共模负反馈的平衡运放的研制。研制得到的平衡运放不仅具有很好的常规特性而且还有极好的共模信号抑制能力。鉴于平衡运放在设计上的特殊性,本文详细讨论并比较了它与一般的双端输出运放的区别和优点,并提出了基于共模负反馈实现平衡运放的具体方法。电路设计采用了 PSpice 辅助分析。芯片投片的测试结果表明,在一基本平衡结构单元中,当输入共模电压为 2V 时,输出共模电压低于 50 μ V,完全达到设计要求。它可以被广泛用于连续时间滤波器、开关电容滤波器、A/D 以及其它模拟电路领域。

关键词 运算放大器,平衡结构,共模负反馈

1 引言

平衡运放是一种结构新颖的运放,它是为提高电路的共模特性和线性性能而提出的。它被用在为更好地抑制共模干扰,减少电源电压噪声,以及充分提高电路的线性范围的场合。从结构上讲,平衡运放是双端差分输出运放的一种特殊形式,不同的是差分输出运放没有确定的输出共模电压,其输出共模电压会随输入共模电压的改变而不同;对于平衡运放而言,则两个输出端的共模电压被精确地设计成指定的外部电压 $V_{b,1}$,这样,就使两个输出电压相对于 $V_{b,1}$ 总是完全对称的。比如,如果使 $V_{b,1}$ 为零(通常的情况),则两个输出信号大小相等,方向相反,不论输入是否有共模干扰,输出都完全没有共模信号。这样一种共模抑制能力很强并使输出精确平衡的双端差分输出运放就被称为平衡运放。对于平衡运放的研究,已经有一段时间。最初,人们为了减少在开关电容滤波器中的时钟馈漏、采样噪声等不利因素对模拟部分的影响,采用了双端差分输出运放,滤波器的整体结构也采用了平衡结构,以期抵消共模干扰^[1]。在连续时间滤波器的设计中,必须抵消偶次项非线性对电路性能的影响,因为偶次项谐波本质上也是共模信号,滤波器整体上也采用平衡结构,并希望抵消偶次谐波。在 D/A, A/D 和其它对电路共模抑制能力要求很高并采用平衡结构的场合,都用了相似的做法。使用时加以大小相等,方向相反的输入信号,以为这样,当电路的最后两个输出端相减时就可以抵消共模干扰,保留差模信号。但是这样作并没有取得预想的效果,其原因是因为普通的差分输出运放的输出由于共模信

1994-01-13 收到, 1994-06-22 定稿

* 国家自然科学基金资助项目。

董炜 女, 1970 年生, 硕士, 主要研究方向为模拟集成电路的设计。
姜黎 男, 1968 年生, 博士, 主要研究方向包括信号处理和盲识别理论。
李联 男, 1935 年生, 副教授, 主要研究方向为模拟集成电路的设计。

号的存在而不是对称的(即不平衡),从而使共模干扰在级与级的信号转化中变为奇次干扰,无法对消。平衡运放的作用就是使电路的每一级都最大限度地抑制共模信号,从而使整个滤波器的共模抑制能力最佳。

平衡结构运放的设计可以有两种方法^[4]:一种可用两个通用的单端运放组成,但其本身结构存在不对称性,高频时平衡被破坏;第二种是在普通的差分输出运放中引入很强的共模负反馈回路的方法。本文用后一种方法成功地设计出了结构紧凑,原理清晰,性能优良的平衡运放。经 PSPICE 模拟和芯片实测,表明所设计的平衡运放除了具有较好的常规性能以外,还具有很好的共模抑制特性,达到了设计要求。

2 使用平衡运放的原因和平衡运放的特点

我们用两个 MOSFET-C 的积分器作简单的分析,以便更清楚地阐明为什么在以上电路中要采用平衡运放而不是普通的差分输出运放。如图 1,假使信号都完全平衡,参数完全对称,图中的 MOS 管作为压控电阻工作在线性区并引起非线性,我们可以粗略地列出以下关系:




图 1 MOSFET-C 的两个积分器

$$\begin{aligned}
 V_{o1} &= c_1 \cdot \int V_{in} dt + c_2 \cdot \int V_{in}^2 dt + c_3 \cdot \int V_{in}^3 dt + \dots, \\
 V_{o2} &= c_1 \cdot \int (-V_{in}) dt + c_2 \cdot \int (-V_{in})^2 dt + c_3 \cdot \int (-V_{in})^3 dt + \dots, \\
 I_{d2} &= a_1 \cdot V_{o1} + a_2 \cdot V_{o1}^2 + a_3 \cdot V_{o1}^3 + \dots \\
 &= b_1 \cdot F_1(V_{in}) + b_2 \cdot F_2(V_{in}^2) + b_3 \cdot F_3(V_{in}^3) + \dots, \\
 I'_{d2} &= a_1 \cdot (-V_{o1}) + a_2 \cdot V_{o1}^2 + a_3 \cdot (-V_{o1})^3 + \dots \\
 &= b_1 \cdot F_1(-V_{in}) + b_2 \cdot F_2(V_{in}^2) + b_3 \cdot F_3(-V_{in}^3) + \dots,
 \end{aligned}$$

其中 $c_1, c_2, a_1, a_2, b_1, b_2, \dots$ 等为常数, $F_i()$ 为线性奇函数。这样已经看出:在 I_{d2} 中,原 V_{o1} 的偶次谐波的一部分转化为奇次谐波,如果输入不平衡,比如两个输入分别为 V_1, V_2 , 那么偶次项当然不对消,进一步我们来考察三次谐波分量

$$D_3 = b_3 \cdot F_3(V_1^3) - b_3 \cdot F_3(V_2^3).$$

在约束条件: $V_1 - V_2 = \text{常数}$ 下,可以证明 D_3 的最小值也在 $V_1 = -V_2$ 时达到。这样我们更加具体地阐明了在平衡结构中,如果信号不平衡就会在级与级之间的转化中,使共模干扰变为奇次干扰,无法对消,而且三次分量也只有信号平衡时才最小。因此在电路

中采用平衡运放的目的就很清楚了,即在每一个运放单元最大限度地抵消共模信号,保持信号的平衡,从而使整个电路达到最佳的共模抑制特性。为了更清楚地体现平衡运放的特点,我们比较了三种运放在一个平衡结构基本单元中的不同的共模抑制能力。

图 2 是一个平衡结构的基本单元,图 3 是无共模负反馈的电流转换型的双端差分输出运放,图 4 是弱共模负反馈的折叠共栅形式的双端输出运放^[3],图 5 是我们所设计的强共模负反馈的平衡运放。如果在图 2 的输入仅有一对大小相等,方向相反的差模信号,显然,用三种运放代入图 2,其输出是一致的,即得到一对差模输出信号。但在输入存在共模信号,比如存在共模干扰、偶次项失真等时,则其差异就表现了出来,如表 1 所示。




图 2 平衡结构的基本单元

上面的模拟结果有力地说明了双端输出运放,弱共模反馈运放和强共模反馈运放在




图 3 电流转换型的差分输出放大器




图 4 折叠共栅型的弱共模负反馈运放




图 5 基于共模负反馈的平衡运放

表 1

图 2 输入: $V_{in1} = (1 + 0.5)V$, $V_{in2} = (1 - 0.5)V$

	图 3 代入图 2	图 4 代入图 2	图 5 代入图 2
输出差模 (V)	0.5	0.5	0.5
输出共模 (V)	0.8	0.3	0.0

平衡结构中的不同之处。从表 1 可以看出, 只有图 5 的强共模反馈的情况才达到了平衡输出的要求。在这种情况下, 不论输入是否有共模信号, 输出都保证了在相当的精度内完全平衡, 没有共模信号。而且从这里也可以看到, 运放并不是都有共模负反馈, 有的话, 强弱程度也不同。运放的共模抑制比与运放是否采用了共模负反馈是两个不同的概念, 前者的数值高并不保证在平衡结构中输出没有共模信号。

一般而言, 影响平衡的因素主要有: (1) 共模负反馈不够强, 或者说, 共模反馈的开环增益不够大。(2) 共模信号的提取元件应为线性元件以保证反馈回路的线性。如果把图 4 和图 5 的共模反馈回路断开, 再用 SPICE 分别加以模拟, 得到的共模回路开环增益分别为 46dB 和 91dB。前者远远小于后者, 这是因为图 4 的共模开环回路中的 M_{14}, M_{15} 管就是共模放大器的输入管。它们工作在线性区, 跨导很小, 与差模放大器的原理类似。它们的共模开环回路增益很低, 闭环后反馈就弱。通过以上比较, 说明了平衡运放的优点以及设计基于共模负反馈的平衡运放时应注意的问题。下面我们将详细讨论图 5 的平衡运放的具体设计。

3 基于共模负反馈的平衡结构运放的设计

由以上可知, 平衡结构运放的设计需要很强的共模负反馈。我们可以从这样的角度来理解图 5 的电路, 即将闭环的共模放大器融合在差模放大器之中, 若要共模负反馈强,

共模回路开环增益就要大。为更大限度地节省电路,同时保证高共模开环增益,这里采取的措施是使共模回路在相当大的程度上利用差模回路的增益级。在图 5 中,差模放大级包括 M_{1A} , M_{1B} , M_5 , M_{10} 和串接有源负载 $M_{2A}-M_{4A}$, $M_{2B}-M_{4B}$, M_{9A} 和 M_{9B} 。两个输出级由源级跟随器 M_{12A} , M_{12B} 和 M_{13A} , M_{13B} 组成,而 M_{6AB} , M_{6C} , M_8 , M_{11} , M_{7A} , M_{7B} 组成共模回路输入级,等价于差分输入级。 M_{7A} 作为共模回路的差分到单端变换,然后经过相同放大级的放大,再到输出级的跟随器,共模信号的提取是经过两个 $20\text{k}\Omega$ 的电阻得到的。由于电阻元件的线性较好,保证了反馈的线路的线性要求。在设计中除了要使共模回路的开环增益和差模增益同时较高外,也要尽量使它们各自的增益带宽积比较接近,这样才能在一定的信号频率范围内对共模信号的抑制保持不变的的比例。同样为了保证共模反馈的稳定性,也要在共模反馈回路加入补偿电容,其原理与差模放大器类似。图 5 中的两个 1.5pF 的电容即是共模反馈回路的补偿电容。最后用 SPICE 程序对图 5 的电路进行模拟,得到的结果见表 2。

表 2

电源电压	$\pm 5\text{V}$	输出差模范围	$\pm 4.2\text{V}$
功耗	4.3mW	输入共模范围	$\pm 3\text{V}$
V_{bat}	0V	共模开环增益	91dB
输出失调	$\pm 0.01\text{V}$	共模开环带宽	$2 \times 10^6\text{Hz}$
差模增益	90dB	输入等效噪声(白)	$20\text{nV}/\sqrt{\text{Hz}}$
差模带宽	$2 \times 10^6\text{Hz}$	电源电压抑制比	140dB
开环输出阻抗	$2\text{k}\Omega$	共模抑制比	160dB




图 6 芯片版图

此外,在版图的设计中要注意防止正反馈的信号线离得太近,并使对称的管子、电容和电阻在版图上尽量匹配,整个工艺采用 N 阱 CMOS 工艺,最后得到的芯片版图为图 6。

4 芯 片 测 试

下面是流片后芯片的测试结果。芯片制造采用上海贝岭公司 2-3U CMOS 双层多晶硅 N 阱工艺,采用计算机辅助绘制版图。电路的版图形式如图 6。对芯片进行测试得到的各项指标列成表格如表 3:

表 3

总 功 耗	3.5mW	输出差模范围	+/-4V
等效输入失调*	+/-1mV	输入共模范围	+/-2.8V
差模增益	95dB	在图 2 电路中 测试共模特性 (输入 2V)	输出共模电压 50 μ V
差模带宽	1.2×10^6 Hz		

* 失调亦表现为差模信号

测试结果表明,该运放具有很好的常规特性和共模抑制效果。输出端为平衡信号,性能指标达到设计要求。

5 结 束 语

以上我们较详细地讨论了平衡运放的意义、应用和实现方法,并具体实现了基于共模负反馈的平衡运放的设计,取得了良好的效果。这些分析和方法对需要应用平衡运放的连续时间滤波器、开关电容滤波器、A/D、D/A 以及其它模拟电路系统的设计都有很好的参考价值。

致谢 本文所用芯片在上海贝岭公司投片一次成功,在此表示感谢。

参 考 文 献

- [1] Tsividis Y, Banu M, Khoury J. IEEE J. of Solid-State Circuits, 1986, SC-21(1): 15-30.
- [2] Castello R, Gray P R. IEEE J. of Solid-State Circuits, 1985, SC-20(2): 1122-1132.
- [3] 李 联, MOS 运算放大器——原理、设计与应用,上海: 复旦大学出版社,1988

THE DESIGN OF BALANCED AMPLIFIER BASED ON COMMON-MODE FEEDBACK

Dong Wei Jiang Li Li Lian

(State Key ASIC and System Laboratory, Fudan University, Shanghai 200433)

Abstract The balanced operational amplifier including its merits and designing methods is discussed by comparing its performance to a conventional differential output amplifier when used in a single balanced stage. A new balanced OTA circuit design is also presented.

Key words Operational amplifier, Balanced-output structure, Common-mode feedback