

基于相位旋转法的NCO设计与实现

张青林, 罗义军, 陈淑珍, 颜佳

(武汉大学电子信息学院, 湖北 武汉 430079)

摘要: 针对信道化接收机的低通滤波器组结构中NCO消耗资源巨大的问题, 提出了一种基于三角函数的相位旋转法。介绍了该算法的结构, 然后在FPGA上实现了该方法。最后通过产生八路NCO所占用资源的对比, 说明该方法与直接使用查表法或CORDIC算法相比最少能节省50%的逻辑单元和存储器单元。该方法可以很容易推广到频谱监测、多频移键控调制、跳频接收等应用中。

关键词: 信道化接收机; 低通滤波器组; 数控振荡器; 相位旋转; FPGA

中图分类号: TN 914.3

文献标志码: A

DOI: 10.3969/j.issn.1001-506X.2010.05.007

Design and implementation of NCO based on phase rotation

ZHANG Qing-lin, LUO Yi-jun, CHEN Shu-zhen, YAN Jia

(School of Electronic Information, Wuhan Univ., Wuhan 430079, China)

Abstract: To solve the problem that resource consumption of NCO is large in the low-pass filter bank of channelized receivers, a method of phase rotation based on trigonometric-function is proposed. Firstly the algorithm structure is introduced and implemented in FPGA. Then the logic elements and memory elements used in this method can save by at least 50% as compared with that of direct look-up table method or CORDIC algorithm according to the resources to be occupied by eight-channel NCO. And the method can be broadly applied in frequency spectrum monitor, multiple frequency-shift keying and frequency hopping receiver and so forth.

Keywords: channelized receiver; low-pass filter bank; numerical controlled oscillator; phase rotation; FPGA

0 引言

信道化接收机具有瞬时频带宽、动态范围大、可以处理同时到达信号等特点, 能实现宽带接收, 对提高接收效率、捕获跳频信号、进行频谱分析以及同时接收多个信号等十分有用。目前, 对于多个信号的同时接收一般都采用滤波器组并接的模拟信道化体制, 或者采用多部接收机同时工作的方案。但这两种实现途径都具有设备组成复杂、成本高、可扩展性差等弊端, 无法适应不断变化的新需求。基于软件无线电(software defined radio, SDR)^[1]思想的数字信道化接收机采用FPGA实现, 能够克服上述诸多弊端, 具有良好的重置性, 可扩展性以及较强的实时处理能力, 并且能有效地简化接收设备。

信道化接收机的基本思想就是采用信道划分的方法, 将输入的宽带信号 $S(n)$ 按频率均匀分成若干段(D 段), 然后分别移到零中频, 再通过多个低通滤波器输出。由于输出的信号 $y_k(n)$ ($k=0, 1, \dots, D-1$)的带宽仅为原带宽的

$1/D$, 故可以对其进行 D 倍抽取, 并不会影响 $y_k(n)$ 的频谱结构^[2]。基本模型如图1所示。




图1 信道化接收机的基本模型

数字信道化接收机都是靠滤波器组完成信道的分离, 所以滤波器组是实现信道化接收机的一项关键技术。常见的信道化接收机的滤波器组有以下几种结构: 低通滤波器组结构、带通滤波器组结构、多相DFT结构、FFT结构等^[3]。图1所示的基本模型即是信道化接收机的低通滤波器组结构。文献[4]中提到, 当子信道数目小于8时, 低通滤波器组的结构具有计算高效性, 并且其各支路互相独立,

彼此没有任何约束, 接收机的参数设计不受限制, 因此该结构仍然大量运用于信道划分不多的系统中。文献[5]中利用该结构实现了双模式信号的信道化接收。然而在这种结构下, 下变频所需的本地载波信号产生模块会随着信道数的增加而增加, 这样就会消耗大量的资源, 为后续处理带来很大的压力。因此本文采用了一种基于三角函数的相位旋转法, 针对该结构中的本地载波信号的产生进行了优化设计。

1 信道划分及频谱搬移

对于信道化接收机, 信道划分是其实现的关键环节。信道划分的方式有均匀信道和非均匀信道两大类, 均匀信道是最常用的划分方式, 均匀信道常见的堆积排列形式又有两类, 分别是偶型排列和奇型排列。图 2 即是均匀信道的两种排列方式, 信道间隔是 $2\pi/D$, ω_k 是各信道的中心频率, D 是信道个数, 其中 $\omega \in [0, 2\pi]$ 。




图 2 均匀信道的排列形式

在偶型排列中, 第 k 个子信道中心频率为

$$\omega_k = 2\pi k / D \quad (1)$$

在奇型排列中, 第 k 个子信道中心频率为

$$\omega_k = 2\pi k/D + \pi/D \quad (2)$$

按照以上信道划分的思想, 我们对输入的信号同时进行 D 路混频。将输入的信号与本地载波信号相乘, 本地载波信号的中心频率分别为每一个子信道的中心频率, 即式(1)或式(2)。然后再经过低通滤波和 D 倍抽取就可以得到 D 路基带信号。因此本地载波信号的产生至关重要, 是影响信道化接收机性能的关键模块。由欧拉公式

$$e^{-j\omega_k} = \cos \omega_k - j \sin \omega_k \quad (3)$$

可知, 本地需要产生的载波信号为 $\sin \omega_k$ 和 $\cos \omega_k$ 。该信号的产生采用了数控振荡器(numerical controlled oscillator, NCO)的设计方法来实现。

2 NCO 常用的实现方法

NCO 是数字通信技术中应用最多的模块单元之一, 信号源、数字上、下变频, 载波及本地载波产生等通常都要用

到 NCO。NCO 的实现通常有两种方法:(1)查表法;(2)CORDIC(coordinate rotation digital computer)算法。

查表法即事先根据正弦波相位计算出相应的正弦值, 并按照相位角度作为地址存储该相位的正弦值。工作时按照一定的步进增加相位, 然后根据累加得到的相位角度作为地址去寻址, 查出相应的正弦值。这种方法转换速度快, 可达到很高的频率分辨率, 但为了达到高的数据精度要求, 表中的幅值表示的数据位数往往较大, 需要耗费大量的存储资源。针对存储资源的优化, 有人提出一些改进的查表法, 来压缩 ROM 空间^[6~7]。文献[8]中利用奇偶对称性的存储内容映射技术, 把存储器资源降到原来的 12.5%。

CORDIC 算法由 Volder^[9] 在 1959 年首次提出, 用于笛卡尔坐标与极坐标之间的转换, 其基本思想是: 通过一系列逐次递减的、与运算基数相关的角度的往复偏摆来逼近最终需要达到的旋转角度。该算法仅利用加法和移位两种运算通过迭代方式进行矢量旋转, 不仅可以计算正弦、余弦、极坐标和直角坐标变换与反变换、反正切、矢量求模, 而且通过对 CORDIC 算法的逆运算还可以计算反正弦和反余弦函数。CORDIC 算法只采用加法和移位操作, 实现简单。Lohning 等人^[10] 将 CORDIC 算法应用到数字下变频中从而节省了大量的硬件资源。

3 多路 NCO 的优化设计及实现

对于低通滤波器组结构中的多路 NCO, 一般的方法就是采用多个模块来实现。然而无论采用查表法还是 CORDIC 算法, NCO 所占的资源都随着信道数的增加而成倍增加。这样就会消耗大量的资源, 后续处理的资源就会大大减少, 给后续处理带来很大的压力。本文针对上述应用, 引入最基本的三角公式, 对满足以上要求的 NCO 进行优化设计。

由式(1)和式(2)可知, 子信道中心角频率 $\omega_0, \omega_1, \dots, \omega_{D-1}$

满足 $\Delta\omega = \omega_k - \omega_{k-1} = \frac{2\pi}{D}$ 。

根据三角公式

$$\sin(\alpha + \beta) = \sin \alpha \cos \beta + \cos \alpha \sin \beta \quad (4)$$

$$\cos(\alpha + \beta) = \cos \alpha \cos \beta - \sin \alpha \sin \beta \quad (5)$$

如果知道 $\sin \omega_0, \cos \omega_0$ 以及 $\sin \Delta\omega, \cos \Delta\omega$, 就可以根据以上公式, 利用流水线的方式, 推导出 $\omega_1, \omega_2, \dots, \omega_D$ 。即

$$\sin \omega_k = \sin(\omega_{k-1} + \Delta\omega) =$$

$$\sin \omega_{k-1} \cos \Delta\omega + \cos \omega_{k-1} \sin \Delta\omega \quad (6)$$

$$\cos \omega_k = \cos(\omega_{k-1} + \Delta\omega) =$$

$$\cos \omega_{k-1} \cos \Delta\omega - \sin \omega_{k-1} \sin \Delta\omega \quad (7)$$

式中, $k = 0, 1, \dots, D-1$ 。

因此, 本文按照以上算法设计了相位旋转模块, 该模块是由四个乘法器和一个加法器、一个减法器组成, 其结构如

图 3 所示。由于系统工作频率较高,乘法和加减模块采用了流水线的方式,经过相位旋转模块得到的数据和输入的数据之间会存在两个时钟的延时。为了保持数据相位的一致性,需要加入延时模块,在此采用两级 D 触发器对数据进行延时。




图 3 相位旋转模块

采用以上相位旋转模块和延时模块再加上频率分别为 ω_0 和 $\Delta\omega$ 的两个 NCO 模块,可以很容易组合出两路 NCO 的输出,结构图如图 4 所示。

同样可以很容易组合出任意路的 NCO 输出,结构图如图 5 所示。




图 4 2 路 NCO 输出结构图




图 5 K 路 NCO 输出结构图

图 6 为 Signal Tap II 捕捉到的采用相位旋转法得到的四路 NCO 输出波形图,使用的器件为 EP2S60F1020C3。其中频率为 ω_0 和 $\Delta\omega$ 的两个 NCO 模块采用查表法产生。为了便于观察,设定 $\omega_0 = 100$ kHz, $\Delta\omega = 200$ kHz。




图 6 四路 NCO 输出波形图

4 资源比较

根据上一节可知,采用相位旋转法设计 K 路 NCO,所需要的模块就是两个基本的 NCO 模块和 K 个相位旋转模块加上 $(\frac{k^2}{2} + \frac{k}{2} - 2)$ 个延时模块。当增加一路 NCO 输出时,只需要增加一个相位旋转模块和若干个数据延时模块,而不需要再增加 NCO 模块。由于目前 FPGA 芯片基本上都内置了嵌入式乘法器模块,相位旋转模块中的乘法可以直接使用 FPGA 芯片内置的乘法器模块实现。比如 ALTERA 的 EP2S180F1020^[11],内部有 768 个 9×9 的嵌入式乘法器模块。因此乘法器模块足够使用,往往逻辑单元和存储器资源

不够用,采用该方法就可以大大降低逻辑单元和存储器资源的占用。下面就资源消耗进行比较,采用的器件为 ALTERA 的 EP2S180F1020,软件平台为 Quartus II 7.2。

由于 NCO 通常采用查表法和 CORDIC 算法实现,因此本文分别比较了两种方法实现八路并行 NCO 和在该方法基础上采用相位旋转法实现八路 NCO 所消耗的资源。NCO 设计的参数为:累加器精度 32 位,角度精度 16 位,幅度精度 16 位。由于传统的查表法占用的存储器资源很大,因此查表法采用改进型查找表。资源消耗如表 1 和表 2 所示。表中的 ALUTs、Registers、Memory Bits、DSP Blocks 分别表示自适应查找表、寄存器、存储器和 9×9 的嵌入式乘法器。

表1 采用查表法实现八路NCO资源消耗表

资源类型	并行实现	相位旋转法实现
ALUTs	2 102	1 064
Registers	2 440	1 320
Memory Bits	1 966 080	492 880
DSP Blocks	0	56

表2 采用CORDIC算法实现八路NCO资源消耗表

资源类型	并行实现	相位旋转法实现
ALUTs	14 575	3 901
Registers	15 780	4 190
Memory Bits	0	1 566
DSP Blocks	0	56

根据上表可知,采用相位旋转法所占的资源和采用查表法所占的资源比较,除了多了56个DSP Blocks外,ALUTs是原来的51%,Register是原来的54%,Memory是原来的25%。同样相位旋转法所占的资源和CORDIC法所占的资源比较,除了多了56个DSP Blocks和1566 bits的Memory外,ALUTs是原来的26%,Register是原来的26%。逻辑单元和存储器资源均大大降低。

5 结束语

本文采用了一种基于三角函数的相位旋转法对数字信道化接收机的低通滤波器结构中的NCO进行了优化设计,详细介绍了该算法在FPGA上实现的基本结构,并且在FPGA上实现了该方法。通过产生八路NCO所占用资源的对比,说明该方法和直接使用查表法或CORDIC算法相比最少能节省50%的逻辑单元和存储器单元。而且随着NCO数目的增加,采用该方法节省的资源所占的百分比会更多。这样就可以节省出更多的资源用于后续的信号处理,最终可以在有限的资源上划分更多的信道数,实现更多路的信号同时接收。该方法已成功运用于我们研制的多信道接收机中,取得了很好的效果。

此外,由于该方法结构简单,容易实现,因此可以推广到很多相关应用中去,比如频谱监测、多频移键控调制、跳频接收等方面。

参考文献:

- [1] Mitola J. Software radio: survey, critical evaluation and future directions[C]// Proc. of the National Telesystems Conference, 1992.
- [2] 杨小牛, 楼才义, 徐建良. 软件无线电原理与应用[M]. 北京: 电子工业出版社, 2001.
- [3] Harris F J, Dick C, Ries M. Digital receivers and transmitters using polyphase filter banks for wireless communications[J]. IEEE Trans. on Microwave Theory and Techniques, 2003, 51(4):1395–1412.
- [4] Hentschel T. Channelization for software defined basestations[J]. Annales des Telecommunications, 2002, 57(5–6):386–420.
- [5] Kim M, Lee S. Design of dual-mode digital down converter for wcdma and cdma2000 [J]. ETRI Journal, 2004, 26(6):555–559.
- [6] Nicholas H T, Samuel III H, Kim B. The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects[C]// IEEE Proc. of 42th AFCS, 1988: 357–363.
- [7] Vankka J. Methods of mapping from phase to sine amplitude in direct digital synthesis[C]// IEEE Proc. of 50th AFCS, 1996: 942–950.
- [8] 秦文兵, 罗来源, 李太勇. 高速高精度高分辨率NCO存储器的高效技术研究[J]. 四川大学学报: 工程科学版, 2007, 39(1): 156–159.
- [9] Volder J E. The CORDIC trigonometric computing technique[J]. IRE Trans. on Electronic Computers, 1959, 8(9):330–334.
- [10] Lohning M, Hentschel T, Fettweis G. Digital downconversion in software radio terminals[C]// Proc. of the 10th EUSIPCO, 2000: 1517–1520.
- [11] Stratix II Device Handbook[M]. Altera Inc., 2007.