

文章编号:1007-2780(2013)05-0764-06

基于 TMS320DM8168 的 SOC 高清视频处理系统的设计与实现

杨振永^{1,2}, 王延杰^{1*}, 孙海江¹, 丁南南¹, 李静宇^{1,2}

(1. 中国科学院长春光学精密机械与物理研究所, 吉林 长春 130033, E-mail: yzy@mail.ustc.edu.cn;
2. 中国科学院大学, 北京 100049)

摘要: 为了满足人们对视频处理系统高清、便携和远程可操作的需求, 文章设计并实现了一个高清视频处理系统, 它以 TMS320DM8168 SOC 为核心, 将 HD-SDI 高清视频的采集、处理、压缩、存储、显示和千兆网络传输等功能集成为一体。文章对系统的硬件结构进行了简单介绍, 对系统软件中的驱动程序部分进行了详细的介绍分析, 并以相邻帧差法为例, 使用本系统实现了对 30 帧频 1920×1080 高清视频中运动物体的检测, 并且对系统的性能进行了全方位的测试。测试结果表明, 本系统作为单片系统, 不仅满足了视频处理系统高清、便携、可远程操作的要求, 而且具有设计简单、扩展性好、处理能力强、算法可重构等优点。

关键词: TMS320DM8168; SOC; HDVPSS; HD-SDI; 帧差法

中图分类号: TP316.81; TP911.73 文献标识码: A DOI: 10.3788/YJYXS20132805.0764

Design and Implementation of SOC High Definition Video Processing System Based on TMS320DM8168

YANG Zhen-yong^{1,2}, WANG Yan-jie^{1*}, SUN Hai-jiang¹, DING Nan-nan¹, LI Jing-yu^{1,2}

(1. Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences,
Changchun 130033, China, E-mail: yzy@mail.ustc.edu.cn;
2. University of Chinese Academy of Sciences, Beijing 100049, China)

Abstract: In order to meet the requirement of high definition, portability and remote operation of the video processing system, a high definition video processing system based on TMS320DM8168 SOC is designed and implemented. With the system, the HD-SDI video can be captured, compressed, stored in the hard disk, displayed on LCD and transmitted via the network. The paper gives a brief introduction on the hardware structure. The embedded drivers are explained in detail. In order to test the system performance, the frame difference, which is used to detect moving objects, is implemented on the system. The results show that the SOC system not only has met the requirement of high definition, portability and remote operation, but also has the advantage of simple design, good expansibility and flexibility, strong processing ability and reconfigurable operation arithmetic.

Key words: TMS320DM8168; SOC; HDVPSS; HD-SDI; frame difference

收稿日期: 2012-12-24; 修订日期: 2013-04-16

基金项目: 国家 863 计划(No. 2012AA7031010B)

作者简介: 杨振永(1988—), 男, 河南濮阳人, 硕士研究生, 主要研究嵌入式图像处理系统。

* 通信联系人, E-mail: wyjciomp@sohu.com

1 引言

随着科技社会的飞速发展,视频处理系统在社会各方面有了更广泛的应用,人们对视频处理系统也提出了越来越高的要求。特别是近两年来,随着高清视频和便携式移动设备的普及应用,人们对视频处理系统的画面细节和质量以及系统的便携性和远程可操作性^[1]都有了最新的要求。但是目前常见的视频处理系统——PC机加采集卡的模式不仅在便携性与远程可操作性方面严重不足,其视频处理的实时性也不能满足要求。而某些视频处理系统方案即使能够满足各方面的性能要求,却由于成本过高得不到大规模应用。

TMS320DM8168是TI推出的最新一代Da-Vinci视频片上系统(SOC),它高度集成的1.2GHz ARM Cortex-A8核具有强大的控制功能,其SATA控制核和千兆网络控制核能够实现对高清视频的实时存储和高速网络传输,同时DM8168集成的1GHz DSP C674x和3个高清视频协处理器(HDVICP2)能够快速高效地完成对高清视频的处理和压缩算法^[2]。通过将这些高清处理功能集成在单片系统中,在高速、高效、移植性强的linux系统^[3]中实现,不仅能够满足系统性能的要求,而且降低了开发成本和设计复杂度^[4]。因此,本文以TMS320DM8168 SOC为核心处理器,设计了一个高清视频处理系统,它能够实现对HD-SDI逐行1920×1080视频的采集、算法处理、H.264编码、高速存储、显示和网络传输等功能,满足了当前社会对视频处理系统高清、便携和可远程操作的要求。

2 系统总体结构

本文设计的高清视频处理系统以TMS320DM8168为核心,主要由高清视频的采集和显示、H.264编码、SATA存储、DDR3和网络传输等5个模块组成,总体结构如图1所示。

由图中可以看出,系统的总体控制由TMS320DM8168集成的ARM子系统完成,处理算法主要由DSP子系统完成,H.264编解码主要由HDVICP2高清视频协处理器完成,采集与显示模块分别完成对高清视频的采集和显示工作,其中FPGA主要通过IIC实现与DM8168的通信,完成芯片的配置及数据传输;DDR3作为系统

缓存,存储模块将压缩后的视频存储在SATA硬盘中,千兆网络传输模块使得PC能够读取SATA硬盘中存储的视频,并且能够与视频处理系统实现远程通信、内存管理、硬盘存储以及网络传输均由DM8168中的相应的控制器完成。




图1 系统结构框图

Fig. 1 System block diagram

3 硬件结构设计

3.1 视频采集和显示模块设计

本系统的视频采集和显示部分以高清视频处理子系统(HDVPSS)为基础,HDVPSS集成了3个视频处理通道,能够支持两路并行的高达165MHz的视频采集端口VIN[0]、VIN[1],其中VIN[0]可采集单通道16/24bit(YCbCr/RGB)视频或者双通道8bit(YCbCr)视频,VIN[1]可配置为单通道16bit(YCbCr)视频或者双通道8bit(YCbCr)视频;同时DM8168支持两路并行的165MHz的视频输出端口VOUT[0]、VOUT[1],其中VOUT[0]支持16/24/30bit视频输出,VOUT[1]支持16bit视频输出。

本设计采集和显示的高清视频均为广播级的HD-SDI协议标准,选择HD-SDI是因为相对于HDMI、DVI、YPbPr等其他高清方案,HD-SDI在稳定性、传输距离、应用范围等方面具有明显的优势。视频采集和显示模块选用的是GENNUM公司的一组HD-SDI视频编解码芯片,其中GS1560A支持SMPTE292M HD-SDI和SMPTE259-C SDI码流的解码功能,GS1532完成编码功能;由于HD-SDI码流传输速率高达1.485Gbit/s,在传输过程中必然会出现电平幅度减小、高频谐波分量减少等问题^[5],因此本系统在采集端增加

了线缆均衡芯片 GS1524, 在显示端增加了线缆驱动 GS1528; 同时为了给码流编解码芯片提供精确地的采样时钟, 系统使用了压控晶振芯片 GO1525。FPGA 通过 IIC 总线接收 DM8168 的控制信号配置编解码芯片, 同时将采集到的视频信息通过 IIC 总线通知 DM8168。视频采集和显示模块的接口设计如图 2 所示。




图 2 视频采集和显示模块主要接口

Fig. 2 Main interface for video capture and display

关于芯片配置的几点说明:(1)GS1560A 选用 MASTER 模式, 芯片自动检测采集的视频格式, YANC 与 CANC 输出的是消隐区附加数据包的位置;(2)为了降低电路板设计难度编解码芯片均配置为 20 bit 输入输出, 为与 DM8168 的 16 bit 接口匹配, 在 FPGA 中将亮度和色度分量的低两位舍弃;(3)视频的输入输出均采用嵌入式同步标志(DETECT_TRS= HIGH)EAV 和 SAV 标识视频的行场同步信息, 因此在接口连接中没有独立的 F、V、H 同步信号;(4)在 FPGA 中模拟 IIC SLAVE 端, 为 GS1560A 和 GS1532 申请两个 IIC 地址, 完成 DM8168 对芯片的配置和读取。

3.2 存储、网络传输及 DDR3 模块

为了方便 SOC 与外围设备之间的通信传输, DM8168 内部集成了一些控制器内核, 本系统主要用到了 SATA 控制器、网络传输控制器和 DDR2/3 内存控制器。SATA 控制器遵从 SATA2.6 协议, 理论上能够实现 3.00 Gbit/s 的读写速度, 通过高级主控接口(AHCI)能够完成对 60 帧频 1 080×1 920 逐行视频的实时存储。网络控制器符合 IEEE 802.3-2002 标准, 支持 10/100/1000 Mbit/s 的同步操作, 能够实现高清视频的快速网络传输, 本系统采用的以太网处理芯片是 ET1011C, 它支持千兆网络数据收发, 并且采用

了过采样技术, 大大提高了传输信号的信噪比。DDR2/3 内存控制器通过两组 32 位宽 EMIF 总线实现对 JESD79-2E/JESD79-3C 标准 DDR2/3 SDRAM 的控制, 总的地址空间达到 2 GB, 支持 16/32 位的外接 SDRAM。本系统采用了 8 片 EDJ1108BASE DDR3 SDRAM, 每片 SDRAM 为 16M words×8 bits×8 banks 结构, 4 片 SDRAM 并联通过 EMIF 总线与 DM8168 连接, 它是 ARM、DSP 和协处理器之间的数据交互共享和缓存的关键, 是系统能否完成高清视频实时处理的决定性因素。

由于篇幅限制, 本文略去了相关芯片的配置细节, 具体内容请参阅相关技术手册。

4 软件驱动设计实现

基于 DaVinci 技术的软件开发不仅要完成 ARM 端的 Linux 嵌入式系统和 DSP 端的处理算法, 更重要的是要处理好 ARM 与 DSP 之间的通信共享。本系统针对自身的特点, 进行了大量的修改移植工作, 完成了整个视频处理系统的软件设计。其软件结构如图 3 所示。

由图中可以看出, Cortex-A8 端作为整个系统的主控单元, 移植了 Montavista Linux 操作系统, 其中平台支持包提供了相关芯片的驱动, 为软件中间层提供了相应的接口函数, 以便于应用程序的开发。C674x 运行 SYS/BIOS RTOS, ARM 与 DSP 之间的通信联系通过 Codec Engine 实现, SysLink 作为 Codec Engine 的一个基础组件在 ARM 与 DSP 之间的通信联系过程中起着关键性作用。CMEM 模块用于实现 ARM 与 DSP 等协处理器之间的数据共享^[6]。下面本文将主要从以下 3 个方




图 3 系统软件结构图

Fig. 3 System software framework

面对本系统的关键功能做详细介绍。

4.1 视频采集和显示模块

VPSS 是 DM8168 板级支持包中的一部分,主要用于实现视频的采集、图像增强和显示等功能,其系统架构如图 4 所示。




图 4 VPSS 系统架构

Fig. 4 VPSS framework

图中 M3 VPSS Firmware 是运行在 Cortex M3 视频控制器上的基础固件,是 VPSS 视频处理系统的基础; BIOS Notify Library 与 Kernel Notify Library 是 Syslink Library 的一部分,用于实现 Cortex A8 与 Cortex M3 之间通信; VPSS FVID2 Library 是一个硬件抽象/功能层,控制着 Cortex M3 视频控制器上运行的固件,同时该层提供了一批 API 函数用于实现上层驱动; FB-DEV 驱动管理着图片显示的帧缓冲区; V4L2 是 Linux 下开发视频设备程序的标准; SYSFS Interfaces 可以使用户通过控制台命令配置 FB-DEV、V4L2 等驱动模块的参数^[7]。

本系统的视频采集和显示驱动以 V4L2 为基础,V4L2 是一个双层驱动系统,顶层是 video_device 模块,当 video_device 初始化时,它注册为字符设备,设备号为 81,同时注册该字符设备的功能函数。底层为 V4L2 驱动,该驱动实际是 video_device 的客户端驱动,当 V4L2 驱动初始化时,它传递给 video_device 一个数据结构,该结构包含驱动方式、子设备号以及其他细节^[8]。当应用程序调用驱动程序时,控制参数首先传递给 video_

device,后者将接收到的参数转换为对应的 V4L2 数据结构体,然后调用对应的 V4L2 驱动。由于顶层与底层模块之间相对独立,这样在使用新的编解码芯片做视频采集和显示时,我们只需要根据 V4L2 的结构要求编写新的子设备驱动即可。在本系统中,视频的采集和显示所用的 GS1560A 和 GS1532 均为 V4L2 的子设备,它们的配置与状态读取通过 DM8168 的 IIC 总线配置。为了实现这一功能,FPGA 模拟了 IIC Slave 端的收发过程,并且为 GS1560A 和 GS1532 分别分配了 7 bit IIC 地址,其中 GS1560A 地址为 1011101,GS1532 地址为 1011110。由于不需要对子设备进行文件读写操作,因此将 GS1560A 和 GS1532 注册为 V4L2 的 IIC 子设备时,只要添加探测和移除函数即可,其结构体如下:

```
Static struct 2c_driver xxx_driver = {
    .driver = {
        .owner = THIS_MODULE,
        .name = XXX_MODULE_NAME,
    },
    .probe = xxx_probe,
    .remove = xxx_remove,
    .id_table = xxx_id,
};
```

对编解码芯片的配置和状态读取操作,由 V4L2 调用子设备驱动中的核心处理函数实现,该结构体如下所示:

```
static const struct v4l2_sub dev_core_ops
xxx_core_ops = {
    .g_chip_ident = xxx_g_chip_ident,
    .g_ctrl = xxx_g_ctrl,
    .s_ctrl = xxx_s_ctrl,
    .queryctrl = xxx_queryctrl,
    .g_register = xxx_g_register,
    .s_register = xxx_s_register,
};
```

4.2 H.264 编码器

由于 SMPTE292M HD-SDI 高清视频流经解码后码流达到 125 MB/s,而一般的机械硬盘写入速度很难达到 100 MB/s,若不压缩将会给视频存储与传输带来很大的负担,增加系统成本,因此系统中对采集的视频做了编码压缩。相对以往的视频编码标准,H.264 在系统结构、运动估计和

运动补偿、变换和量化、熵编码等部分都有很大的改进,具有更高的编码压缩率和适应性^[9],因此本系统选用的是 H.264 编码压缩。

本系统中 H.264 编码是在 HDVICP2 和视频控制器的硬件基础上实现的,在 HDVICP2 上实现了 H.264 编码的核心部分,包括运动估计和补偿、帧间预测、变换和量化、熵运算等算法结构,在视频控制器上实现了应用程序与编码核心之间的接口传输。整个编码软件结构是基于 XDM 标准实现的^[10]。

4.3 存储及网络传输模块

本系统中 SATA 存储与网络传输使用的均是 Linux 中标准块设备驱动与网络设备驱动,在编译时,只需要将它们编译成为独立的模块即可。当系统调用时,内核会将它们自动加载运行^[11],这里不再赘述。

5 相邻帧差法

本系统以相邻帧差法检测高清视频中的运动物体为例,对单片系统进行了性能验证。相邻帧差法的基本原理是将采集到的相邻两帧图像对应的像素值相减,若某区域的像素值变化很大,则认为该变化是由图像中的物体运动产生的,将这些变化大的区域标记出来,根据这些标记的区域就可以判断出运动物体在图像中的位置。若设相邻两帧图像的像素矩阵为 f_k 和 f_{k+1} ,则差分图像可表示为:

$$\Delta f_k = f_{k+1} - f_k \quad (1)$$

若 μ 为图像噪声的均值, σ 为噪声方差, 对差分图像进行二值化处理, 可以得到:

$$g_k(x, y) = \begin{cases} 1, & \mu - 3\sigma < \Delta f_k < \mu + 3\sigma \\ 0, & \text{others} \end{cases} \quad (2)$$

则可以得到目标的中心点坐标

$$x_t = \frac{\sum_{x=1}^M \sum_{y=1}^N x \cdot g_k(x, y)}{\sum_{x=1}^M \sum_{y=1}^N g_k(x, y)} \quad (3)$$

$$y_t = \frac{\sum_{x=1}^M \sum_{y=1}^N y \cdot g_k(x, y)}{\sum_{x=1}^M \sum_{y=1}^N g_k(x, y)} \quad (4)$$

式中 M, N 分别为图像的帧长度和宽度, 在本系统中 $M=1920, N=1080$ 。根据以上算法就可以计算出运动物体在图像中的中心位置^[12]

(x_t, y_t) , 然后以 (x_t, y_t) 中心, 以 100 像素为边长做正方形边框标示运动物体。

6 实验结果

以 HD-SDI 高清相机和本单片系统为试验条件, 其中 HD-SDI 相机以每秒 30 帧/s 的速度传输逐行 1920×1080 的高清视频, 对本文设计的高清视频处理系统进行了性能测试, 系统测试结果如表 1 所示。

表 1 帧差法下系统参数

Table 1 System parameters when running the frame difference

运动物体速度/ $(m \cdot s^{-1})$	测试时间/s	视频大小/MB	ARM/DSP 负载/%	处理延时/ms
0	320	402.4	19/48	26
0.8~2	412	526.7	25/53	28
3~4	364	468.2	27/55	26

此外, 本文利用 EXT2 文件系统的 SATA 接口高速电子盘, 对系统的 SATA 硬盘读写速度和网络传输速度进行了测试, 具体参数如表 2 所示。

表 2 系统存储和传输参数

Table 2 System parameters of storage and network transmission

硬盘写入速度/ $(MB \cdot s^{-1})$	硬盘读取速度/ $(MB \cdot s^{-1})$	TCP 传输速度/ $(MB \cdot s^{-1})$	UDP 传输速度/ $(MB \cdot s^{-1})$
216.9	293.4	311.6	703.7

由得到的实验结果可以看出, 本系统具有良好的性能, 能够完成高清视频处理的工作, 另外, 本系统算法可重构性好, 只需要用自定义的处理算法替换帧差法就可以实现自定义的高清视频处理。

7 结 论

设计并实现了一个高清视频处理系统, 它以片上系统 TMS320DM8168 为核心, 能够完成对 HD-SDI 高清视频的相关处理工作, 并且系统算法可重构性好, 方便用户自定义视频处理算法, 能够满足人们对视频处理系统高清化、便携和可远程操作的需求。此外, 作为单片系统, 设计简化了外围电路, 其性能优异, 有利于系统开发, 为高清视频处理的进一步发展研究提供了良好的研究基础。

参考文献:

- [1] 张秋林,夏靖波,邱婧,等. 基于ARM和FPGA的双路远程视频监控系统设计[J]. 液晶与显示,2011,26(6):780-784.
- [2] Texas Instruments Incorporated. TMS320DM816x DaVinci Video Processors [EB/O].[2011-10-11]. <http://www.ti.com/lit/ds/symlink/tms320dm8168.pdf>.
- [3] 张伽伟,周安栋,罗勇. ARM11嵌入式系统Linux下LCD的驱动设计[J]. 液晶与显示,2011,26(5):660-664.
- [4] Talla D,Golston J. Using davinci technology for digital video devices [J]. Computer,2007,40(10):53-61.
- [5] 刘晓军. 采用HD-SDI的高清视频采集卡的设计与实现[J]. 电视技术,2009,(1):91-93.
- [6] Texas Instruments Incorporated. DM814x EZ 5.04.00 Software Developers Guide [EB/OL].[2012-4-8]. http://processors.wiki.ti.com/index.php/DM814x_EZ_5.04.00_Software_Developers_Guide.
- [7] Texas Instruments Incorporated. DM816X AM389X VPSS Video Driver User Guide PSP 04.00.00.12 [EB/OL].[2011-4-24]. <http://processors.wiki.ti.com/index.php?oldid=79736>.
- [8] Liu Y,Yu H,Zhang P. The implementation of embedded image acquisition based on V4L2 [C]//2011 International Conference on Electronics, Communications and Control, Ningbo:ICECC, 2011:549-552.
- [9] 秦岭,王煜坚,李东新,等. 视频编码标准H.264的主要技术特点及其应用前景[J]. 微计算机应用,2004,25(4):449-455.
- [10] Texas Instruments Incorporated. H.264 Encoder on HDVICP2 and Media Controller Based Platform User's Guide [EB/OL].[2012-5-14]. http://e2e.ti.com/cfs-file._key/CommunityServer-Discussions-Components-Files/717/4540.H264_5F00_Encoder_5F00_HDVICP2_5F00_UserGuide.pdf.
- [11] 宋宝华. Linux设备驱动开发详解[M].北京:人民邮电出版社,2008,276-313:387-418.
- [12] 吕国亮,赵曙光,赵俊. 基于三帧差分和连通性检验的图像运动目标检测新方法[J]. 液晶与显示,2007,22(1):87-93.