




8. 下图所示 CMOS 门电路的输出表达式为 _____，其相应的国标逻辑符号是 _____。




9. 下图中正脉冲重复频率=_____，脉冲占空比=_____。



10. 对图示电路，当波形 E_1 、 E_2 及 E_3 为已知时，则输出 F 的序列应是 _____。




11. 在图示电路中，欲使 Z 端加入的正脉冲，能同样出现在输出端，则输入 WXY 应为_____。



12. 如果 ADC 满量程输入模拟电压 0 至 +10 V，则一个 12 位的 ADC 输出数字 1LSB 约相当于电压_____V。

13. 器件 PAL20X8 是采用_____输出结构。


14. 下图是由 555 定时器所组成的电路，电路实现的功能为_____，其输出 v_o 的脉宽 = _____。




15. 对三极管-熔断丝工艺的 PROM 而言，编程后如有错误，则输出数据中的_____是不可改写的，而输出数据中的_____则是可以改写的。

二、分析题（按题目要求，写明分析过程和结果，本题共 55 分）


1. 分析图示电路，列出真值表，并说明电路的功能。 (本小题 8 分)



2. 试分析图示由 1 位全加器及与或门组成的电路，写出其输出方程式并说明其功能。
(本小题 7 分)




3. 试写出与图示状态图相对应的状态转换表。
(本小题 10 分)



4. 试写出图示 PAL 的三个输出函数 F_1 、 F_2 及 F_3 , A 、 B 及 C 为输入变量。

(本小题 9 分)



5. 分析画出下列函数卡诺图，并将其化简成最简与或式。


(本小题 11 分)

$$L(A, B, C, D) = \sum m(0, 3, 9, 11, 12) + \sum d(2, 8, 10, 13)$$

6. 图示电路为 5 位 DAC, $V_{REF} = -16V$, 试回答下列问题:


- 1) 从转换原理来看, 这属于何种 DAC?
- 2) 该 DAC 的分辨率是多少?
- 3) 请列出至少三点影响转换精度的原因并做简要说明。

(本小题 10 分)



三、设计题（按题目要求，写明设计过程和结果，本题共 30 分）

1. 请用右下图所示 3 线-8 线译码器为核心器件，设计一组合电路，其功能应和左下图所示电路等效。
 (本小题 10 分)



2. 试用三输入与非门设计一个 3 位的奇偶校验器，即当 3 位数中有奇数个 1 时输出为 0，否则输出为 1，要求列出真值表，尝试化简并画出电路图，电路输入可以是原变量也可以反变量。
 (本小题 10 分)


3. 某触发电路的激励真值表如下所示，其中 A、B 为输入信号，试用 JK FF 及门电路实现之。
 (本小题 10 分)

A	B	Q^{n+1}
0	0	\bar{Q}^n
0	1	1
1	0	Q^n
1	1	0

四、综合应用题（按题目要求回答问题，本题共 35 分）


1. 已知某仪器面板有 10 只 LED 构成的条式显示器。它受输入的“DCBA”8421BCD 码驱动，经译码而点亮，如图所示。当输入 DCBA=0111 时，试说明该条式显示器点亮的情况。

（本小题 10 分）




2. 用示波器测得某电路板上一触发器 CP 及 Q 波形如图所示，显然 Q 端波形不是仅受 CP 影响，请分析 \bar{R}_D 及 S_D 两端可能存在何种信号。

（本小题 10 分）



3. 下图是一个数字钟的整点报时电路，当计数器在每次计到整点前 6 秒时，开始报时：即当“分”计数器为 59，“秒”计数器为 54 时，电路发出一控制信号 F1，该信号持续时间为 5 秒钟，在这 5 秒内使低音信号打开闸门，使报时声鸣叫 5 声；当计数器运行到 59 分 59 秒时，电路发出另一个控制信号 F2，该信号持续时间为 1 秒钟，在这 1 秒钟内使高音信号打开闸门，使报时声鸣叫 1 声。采用秒信号进行鸣叫控制，使蜂鸣器每次鸣叫 0.5 秒停 0.5 秒。看懂电路原理，按要求回答问题。

(本小题 15 分)



- 1> 若分计数器的十位 BCD 码输出为 “M₇M₆M₅M₄”，个位为 “M₃M₂M₁M₀”。秒计数器的十位 BCD 码输出为 “S₇S₆S₅S₄”，个位为 “S₃S₂S₁S₀”。标出虚框 (1) 和 (2) 内的连接关系；
- 2> 采用一片四 2 输入与门，画图实现虚框 (3) 内的逻辑电路；
- 3> 画图说明，虚框 (4) 和 (5) 中的 D 触发器引脚该如何处理。

杭州电子科技大学
2011 年攻读硕士学位研究生入学考试
《数字电路》试题
(试题共 四 大题, 八 页, 150 分)

姓名 _____ 报考专业 _____ 准考证号 _____

【所有答案必须写在答题纸上, 做在试卷或草稿纸上无效!】

一、填空题 (每小题 2 分, 共 30 分)

1. 二进制数 X 为 _____ 时, $[X]_{\text{原码}} = [X]_{\text{补码}}$ 。
2. 若两个 2 位二进制数 $A=A_1A_0$ 和 $B=B_1B_0$ 相等, 则表明 $A_1 \oplus B_1 = \underline{\quad}$; 而 $A_0 \odot B_0 = \underline{\quad}$ 。
3. 已知 A、B、C、D 四队参加比赛, 观众甲、乙、丙三人的说法如下:
 - 1) 甲说, C 队第一, B 队第二;
 - 2) 乙说, C 队第二, D 队第三;
 - 3) 丙说, A 队第二, D 队第四。在不取并列名次的情况下, 他们的说法都只说对了一半, 说错了一半, 而真实的比赛结果名次为: () 队第一, () 队第二。
4. 计数器中, 有效状态的数目称为计数器的 _____; 而有否自启动的功能, 则取决于它有否 _____ 状态。
5. 对于输出低电平有效的译码器, 欲实现某一组合逻辑函数时, 最简捷的方法是外接 _____ 门; 而对输出高电平有效来说, 为同样目的, 应外接 _____ 门。
6. 在一个 4 位移位寄存器中, 欲将 4 位串行数码恰好全部移入寄存器, 需经过 _____ 个移位 CP 脉冲作用; 而若将 4 位数码并行输入该移位寄存器后, 则需经 _____ 个 CP 脉冲才可得 4 位串行输出。
7. 在 T FF 工作时, 若 $T=1$, 则 $Q^{n+1} = \underline{\quad}$ 。