

山东大学

二〇一四年招收攻读硕士学位研究生入学考试试题


科目代码 906 科目名称 数字电路(专)

(答案必须写在答卷纸上, 写在试题上无效)

一、填空题 (共 35 分)

- $(10000111)_{8421BCD} = ()_2 = ()_8 = ()_{10} = ()_{16}$
- 以“1”和“0”分别代表高、低电平, 试给出下图各电路的输出(图中均为 TTL 门电路)。

$Y_1 = ()$ $Y_2 = ()$ $Y_3 = ()$ $Y_4 = ()$



- CMOS 或非门的多余输入端的处理方法是 ()。
- 负逻辑或门是正逻辑 () 门。
- RAM 中的地址译码器一般都分成 () 地址译码器和 () 地址译码器。
- 一个边沿 JK 触发器, 如果 $J=K=0$, 在时钟信号到来时触发器的状态 ()。
- 电源电压为 12 伏的 555 定时器接成施密特触发器, 控制端接 6 伏电压, 该触发器的上限触发电平为 (), 下限触发电平为 (), 回差为 ()。

二、简答题 (共 15 分, 共 3 个题, 每题 5 分, 要有解题过程)


- 用公式法将函数化为最简与或式。

$$F = AB'C + CD + BD' + C'$$

- 用图形法化简函数为最简与或式, $\sum d$ 为约束项之和。


$$F(A, B, C, D) = \sum m(0,1,2,3,4,7,15) + \sum d(8,9,10,11,12,13)$$

- 各触发器的初始状态皆为 0, 试画出在 CLK 信号连续作用下各触发器输出端的电压波形。



三、综合题 (共 100 分, 共 8 个题)

- (10 分) 试用 2 片 1024×8 位的 RAM 和必要的门电路扩展成 1024×16 位的 RAM。
- (10 分) 分析图示逻辑电路, 求输出 $Y_{(A,B,C)}$ 的最小项之和表达式 (用 $\sum m$ 的形式表示)。4 选 1 数据选择器的功能表如图所示。




S	A ₁	A ₀	Y
0	0	0	D ₀
0	0	1	D ₁
0	1	0	D ₂
0	1	1	D ₃
1	×	×	0

- (15 分) 用一片 3 线—8 线译码器 74LS138 和其它必要的门电路设计一个多输出的组合电路。要求写出设计过程, 画出连线图。输出的逻辑函数为:

$$Y_{1(A,B)} = \sum m(0,3)$$

$$Y_{2(A,B)} = \sum m(1,2,3)$$


74LS138 的逻辑符号和功能表如图。



输入					输出							
S ₁	S ₂ ' + S ₃ '	A ₂	A ₁	A ₀	Y ₀ '	Y ₁ '	Y ₂ '	Y ₃ '	Y ₄ '	Y ₅ '	Y ₆ '	Y ₇ '
0	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	1	1	1	1	1	1	1	0	1
1	0	1	1	0	1	1	1	1	1	1	1	0
1	0	1	1	1	1	1	1	1	1	1	1	0

4、(15分) 设计一个运算电路，输入为一个两位的二进制数 A₁A₀，输出的二进制数比输入量的平方还大 5，用最少的与非门实现（要有设计和化简过程，不必画出逻辑图）。


5、(10分) 试用 74LS161 加必要的门电路实现 11 进制计数器（要求分别用 LD 和 R_D 端实现），74LS161 的管脚图、功能表如下。



74LS161 功能表


CLK	R _D '	LD'	EP	ET	工作状态
×	0	×	×	×	置零
↑	1	0	×	×	预置数
×	1	1	0	1	保持
×	1	1	×	0	保持(C=0)
↑	1	1	1	1	计数

6、(10分) 分析下图电路，写出驱动方程，状态方程，画出状态转换图。



7、(15分) 设计一个序列信号发生器，产生序列信号 1011101。用 74LS161 和 4 选 1 数据选择器及必要的门电路实现（4 选 1 数据选择器的功能表见下图，74LS161 的管

脚图、功能表见上面的 5 题图)。



E	A ₁	A ₀	Y
0	0	0	D ₀
0	0	1	D ₁
0	1	0	D ₂
0	1	1	D ₃
1	×	×	0

8、(15分) 用 D 触发器和必要的门电路设计一个二位双向移位寄存器。具体要求见下表（A、B 为控制端），左移串行输入信号为 L，右移串行信号为 R。

A	B	输出
0	0	保持原状态
0	1	右移
1	0	左移
1	1	清零